[Verilog]个人.v文件书写规范
2015-12-09 15:45
393 查看
个人.v文件书写规范
1> 文件名命名,小些单词为主且从命名中可以大致读出其功能,例如:fpga_power.v,can_ctrl.v等命名。2> 顶层top文件的输入输出IO信号使用大些表示,且加上”i/o”标识符表示是输入信号还是输出信号。
3> 每个模块的书写,模块定义时书写参考如下形式。
4> 模块例化时的写法,可参考如下。
5> always程序块内begin…end要写全。always模块的编写范例如下。
6> 位宽不要浪费,位宽进制都应写清楚,比如8’hFF。
相关文章推荐
- Verilog文件格式范例
- Verilog HDL语言不全面但基本入门够用介绍
- Verilog $Scannf 使用小结
- 关于Error: Can't compile duplicate declarations of entity "**" into library "work"的错误
- ISE中将Verilog封装为IPcore
- (筆記) 如何設計邊緣檢測電路? (SOC) (Verilog)
- Verilog 有符号数无符号数混用
- Partitioning for Synthesis
- Veriog_Notes_Chapter 1
- Veriog_Notes_Chapter 2
- Veriog_Notes_Chapter 4
- Veriog_Notes_Chapter 6
- Veriog_Notes_Chapter 3
- Veriog_Notes_Chapter 5
- Veriog_Notes_Chapter 7
- Veriog_Notes_Summary 1
- Veriog_Notes_Summary 2
- UART 通信逻辑协议设计(2)
- Using XILINX IP Core Block RAM (1)
- Using XILINX IP Core Block RAM (2)