Quartus II工程文件的后缀含义
2016-05-24 09:58
363 查看
Quartus II工程文件的后缀含义
[align=left]本文为网络整理,大部分内容来自网络。[/align][align=center]File Type[/align] | [align=center]Extension[/align] |
AHDL Include File | [align=left].inc[/align] |
ATOM Netlist File | [align=left].atm[/align] |
Block Design File | [align=left].bdf[/align] |
Block Symbol File | [align=left].bsf[/align] |
BSDL file | [align=left].bsd[/align] |
Chain Description File | [align=left].cdf[/align] |
Comma-Separated Value File | [align=left].csv[/align] |
Component Declaration File | [align=left].cmp[/align] |
Compressed Vector Waveform. File | [align=left].cvwf[/align] |
Conversion Setup File | [align=left].cof[/align] |
Cross-Reference File | [align=left].xrf[/align] |
database files | [align=left].cdb,.hdb,.rdb,.tdb[/align] |
DSP Block Region File | [align=left].macr[/align] |
EDIF Input File | [align=left].edf,.edif,.edn[/align] |
Global Clock File | [align=left].gclk[/align] |
Graphic Design File | [align=left].gdf[/align] |
HardCopy files | [align=left].datasheet,.sdo,.tcl,.vo[/align] |
Hexadecimal (Intel-Format) File | [align=left].hex[/align] |
Hexadecimal (Intel-Format) Output File | [align=left].hexout[/align] |
HSPICE Simulation Deck File | [align=left].sp[/align] |
HTML-Format Report File | [align=left].htm[/align] |
I/O Pin State File | [align=left].ips[/align] |
IBIS Output File | [align=left].ibs[/align] |
In System Configuration File | [align=left].isc[/align] |
Jam Byte Code File | [align=left].jbc[/align] |
Jam File | [align=left].jam[/align] |
JTAG Indirect Configuration File | [align=left].jic[/align] |
Library Mapping File | [align=left].lmf[/align] |
License File | [align=left]license.dat[/align] |
Logic Analyzer Interface File | [align=left].lai[/align] |
Memory Initialization File | [align=left].mif[/align] |
Memory Map File | [align=left].map[/align] |
PartMiner edaXML-Format File | [align=left].xml[/align] |
Pin-Out File | [align=left].pin[/align] |
placement constraints file | [align=left].apc[/align] |
Programmer Object File | [align=left].pof[/align] |
programming files | [align=left].cdf,.cof[/align] |
QMSG File | [align=left].qmsg[/align] |
Quartus II Archive File | [align=left].qar[/align] |
Quartus II Archive Log File | [align=left].qarlog[/align] |
Quartus User-Defined Device File | [align=left].qud[/align] |
Quartus II Default Settings File | [align=left].qdf[/align] |
Quartus II Exported Partition File | [align=left].qxp[/align] |
Quartus II Project File | [align=left].qpf[/align] |
Quartus II Settings File | [align=left].qsf[/align] |
Quartus II Workspace File | [align=left].qws[/align] |
RAM Initialization File | [align=left].rif[/align] |
Raw Binary File | [align=left].rbf[/align] |
Raw Programming Data File | [align=left].rpd[/align] |
Routing Constraints File | [align=left].rcf[/align] |
Signal Activity File | [align=left].saf[/align] |
SignalTap II File | [align=left].stp[/align] |
Simulator Channel File | [align=left].scf[/align] |
SRAM Object File | [align=left].sof[/align] |
Standard Delay Format Output File | [align=left].sdo[/align] |
Symbol File | [align=left].sym[/align] |
Synopsys Design Constraints File | [align=left].sdc[/align] |
Tab-Separated Value File | [align=left].txt[/align] |
Tabular Text File | [align=left].ttf[/align] |
Tcl Script. File | [align=left].tcl[/align] |
Text Design File | [align=left].tdf[/align] |
Text-Format Report File | [align=left].rpt[/align] |
Text-Format Timing Summary File | [align=left].tan.summary[/align] |
Timing Analysis Output File | [align=left].tao[/align] |
Token File | [align=left]ted.tok[/align] |
Vector File | [align=left].vec[/align] |
Vector Table Output File | [align=left].tbl[/align] |
vector source files | [align=left].tbl,.vwf,.vec[/align] |
Vector Waveform. File | [align=left].vwf[/align] |
Verilog Design File | [align=left].v,.vh,.verilog,.vlg[/align] |
Verilog Output File | [align=left].vo[/align] |
Verilog Quartus Mapping File | [align=left].vqm[/align] |
Verilog Test Bench File | [align=left].vt[/align] |
Value Change Dump File | [align=left].vcd[/align] |
version-compatible database files | [align=left].atm,.hdbx,.rcf,.xml[/align] |
VHDL Design File | [align=left].vhd,.vhdl[/align] |
VHDL Output File | [align=left].vho[/align] |
VHDL Test Bench File | [align=left].vht[/align] |
XML files | [align=left].cof,.stp,.xml[/align] |
waveform. files | [align=left].scf,.stp,.tbl,.vec,.vwf[/align] |
上面这些文件可以分为五类:
1. 编译必需的文件:设计文件(.gdf、.bdf、EDIF输入文件、.tdf、verilog设计文件、.vqm、.vt、VHDL设计文件、.
vht)、存储器初始化文件(.mif、.rif、.hex)、配置文件(.qsf、.tcl)、工程文件(.qpf)。
2. 编译过程中生成的中间文件(.eqn文件和db目录下的所有文件)
3. 编译结束后生成的报告文件(.rpt、.qsmg等)
4. 根据个人使用习惯生成的界面配置文件(.qws等)
5. 编程文件(.sof、.pof、.ttf等)
上面分类中的第一类文件是一定要保留的;第二类文件在编译过程中会根据第一类文件生成,不需要保留;第三类文件会根据第一类文件的改变而变化,反映了编译后的结果,可以视需要保留;第四类文件保存了个人使用偏好,也可以视需要保留;第五类文件是编译的结果,一定要保留。
在使用版本控制工具时,我通常保留第一类、第三类和第五类文件。但是第三类文件通常很少被反复使用。
所以,为了维护一个最小工程,第一类和第五类文件是一定要保留的。
此外,当一个项目的设置内容需要转移给另一个项目时,例如引脚分配信息,需要转移.tcl文件而不是.qsf文件。.tcl文件与.qsf文件的关系以及如何生成.tcl文件我会在以后的日志中给出。
相关文章推荐
- [FPGA][Quartus]代码保护-生成网表文件
- 【FPGA/VHDL/QUARTU】关于quartusII 错误 Error: Current license file does not support the EP1C6Q240C8 device
- 有关于quartus modelsim dspbuilder的详细安装(win7 64位)
- quartus II工具2——In-System Memory Content Edit
- 关于ModelSim从quartus自动启动仿真
- FPGA下载前一定记住要将未分配引脚置tri-state:未雨绸缪
- Fixing nios problem "System ID mismatch System timestamp mismatch"
- 解决region onchip_memory is full/overlaps previous sections问题
- Quartus:instantiates undefined entity错误
- Quartus II 中常见Warning 原因及解决方法
- IOWR_ALTERA_AVALON_PIO_DATA函数用法
- NIOS II ecliplse中出现Symbol 'XX_BASE' COULD NOT BE RESOLVED解决
- Quartus Internal Error subsystem /..../...../amerge amerge_merger_op.cpp line:911
- 工程文件的压缩包备份及共享
- 将FPGA(Nios软件部分)程序放在SDRAM里面跑
- Quartus II中FPGA的管脚分配保存方法
- Quartus II 管脚配置
- Quartus II 和Modelsim联调
- Quartus 13.0和Modelsim SE 10.1a 联合仿真
- VHDL之Quartus简介