-
标签：Quartus
- 分享数 68
-
0
-
用Quartus电路块图编程实现一个开关控制所有LED灯
- 2018-04-07
- 编程语言
- 阅读数1046
-
0
-
quartus软件设计实现8位二进制乘法器电路
- 2018-03-25
- 其它
- 阅读数190
-
0
-
quartus入门常见问题
- 2018-03-14
- 其它
- 阅读数113
-
0
-
win7 32位 成功安装 quartus11.0+dsp builder11.0+matlab2010a联合开发
- 2018-03-06
- MATLAB
- 阅读数447
-
0
-
lpm_divide除法器
- 2017-12-20
- 产品经理
- 阅读数127
-
0
-
用黑金例子说如何快速分配引脚
- 2017-12-15
- 其它
- 阅读数246
-
0
-
quartus II工具In-System Memory Content Editor使用方法
- 2017-11-30
- 其它
- 阅读数543
-
0
-
FPGA入门实验六：计数器、ROM和DDS
- 2017-11-26
- 其它
- 阅读数302
-
0
-
FPGA入门实验五：多周期移位寄存器
- 2017-11-25
- 其它
- 阅读数351
-
0
-
FPGA入门实验四：时间基准电路 和 带使能的多周期计数器
- 2017-11-25
- 其它
- 阅读数441
-
0
-
FPGA入门实验三：计数器、波形仿真、SignalTap
- 2017-11-24
- 其它
- 阅读数549
-
0
-
FPGA入门实验二：译码器组合逻辑
- 2017-11-24
- 其它
- 阅读数423
-
0
-
FPGA入门实验一: 项目创建、编译和下载
- 2017-11-24
- 其它
- 阅读数281
-
0
-
作业2：循环计数器Verilog实现
- 2017-11-04
- 其它
- 阅读数513
-
0
-
作业2：用Verilog语言实现二十进制计数器
- 2017-11-03
- 其它
- 阅读数281
-
0
-
作业2：用Verilog实现12进制计数器
- 2017-11-03
- 其它
- 阅读数405
-
0
-
作业2:4-16进制译码器Verilog 语句实现
- 2017-11-03
- 其它
- 阅读数204
-
0
-
74161设计二十进制计数器
- 2017-10-20
- 其它
- 阅读数218
-
0
-
用74161设计十二进制计数器
- 2017-10-20
- 其它
- 阅读数369
-
0
-
拼接4-16进制译码器
- 2017-10-20
- 其它
- 阅读数141
-
0
-
Quartus II调用modelsim无缝仿真
- 2017-10-07
- 其它
- 阅读数344
-
0
-
Quartus II和Modelsim的联合仿真（详细）
- 2017-10-07
- 其它
- 阅读数441
-
0
-
关于如何通过Quartus II和ModelSim联合仿真
- 2017-09-30
- 其它
- 阅读数405
-
0
-
quartus II 9.1破解详细过程,如何恢复原始界面,
- 2017-08-15
- 其它
- 阅读数429