Verilog实现单周期CPU(部分MIPS指令集的指令)
2016-12-14 00:06
477 查看
这学期比较忙，很久没发博客了，先附上源码，等过完期末再补全博文
源码链接：https://github.com/AlexZhang267/Single-Cycle-CPU
注：我是在编辑器中写的，用Icarus Verilog编译运行的，没用vivado。
单周期，没有pipeline，太简单了。。。不想写说明了，就是对着这张图写的。
源码链接：https://github.com/AlexZhang267/Single-Cycle-CPU
注：我是在编辑器中写的，用Icarus Verilog编译运行的，没用vivado。
单周期，没有pipeline，太简单了。。。不想写说明了，就是对着这张图写的。
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- verilog实现的16位CPU单周期设计
- 通过Verilog实现单周期CPU
- MIPS多周期CPU设计（Verilog）
- 单指令周期CPU——移动操作指令的实现
- CPU性能衡量参数-主频，MIPS，CPI，时钟周期，机器周期，指令周期
- CPU性能衡量参数-主频，MIPS，CPI，时钟周期，机器周期，指令周期
- 单指令周期CPU---转移指令的实现
- 16位MIPS指令集RISC结构简单CPU实现
- CPU性能衡量参数-主频，MIPS，CPI，时钟周期，机器周期，指令周期
- MIPS多周期CPU设计之使用时钟上升沿触发PC模块的实现方案
- CPU性能衡量参数-主频，MIPS，CPI，时钟周期，机器周期，指令周期
- 自己动手写CPU之第九阶段（5）——实现加载存储指令4（修改OpenMIPS顶层模块）
- 设计一个简易的处理器(3)--SEQ CPU的实现(1): 将指令组织成阶段
- 自己动手写CPU之第七阶段（3）——简单算术操作指令实现过程（续）
- 自己动手写CPU之第六阶段（3）——移动操作指令的实现
- 自己动手写CPU之第七阶段（6）——乘累加指令实现思路
- 自己动手写CPU之第七阶段（4）——验证简单算术操作指令实现效果
- 自己动手写CPU之第四阶段（2）——验证第一条指令ori的实现效果
- 自己动手写CPU之第七阶段（10）——除法指令实现过程1
- 用Visual C++实现CPU特权指令操作