作业：计数器仿真实验
2016-11-27 12:23
197 查看
1、手工绘制的RTL图
计数器的实质是累加器，只不过每次进行的是加1操作，所以本实验的想法是用两个加法器，一个用于从0-6，0-7，0-8，0-9每一次加1来计数，另一个是当分别到达需要进行下一次从零计数时对6，7，8分别进行加1，并对此加法器的值进行判断，当大于9时，开始下一个周期的从0-6计数，再配上其他的元件，即可以实现此时序逻辑电路的功能。
2、Quartus扫描生成的RTL图
3、计数器代码
4、时序仿真的波形图
计数器的实质是累加器，只不过每次进行的是加1操作，所以本实验的想法是用两个加法器，一个用于从0-6，0-7，0-8，0-9每一次加1来计数，另一个是当分别到达需要进行下一次从零计数时对6，7，8分别进行加1，并对此加法器的值进行判断，当大于9时，开始下一个周期的从0-6计数，再配上其他的元件，即可以实现此时序逻辑电路的功能。
2、Quartus扫描生成的RTL图
3、计数器代码
4、时序仿真的波形图
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- 2016 秋季 计数器仿真实验作业
- 作业1：计数器仿真实验作业
- EDA2016 秋季计数器仿真实验作业
- FPGA实验三——计数器、波形仿真、SignalTap
- 计数器 FPGA电路实验 作业2
- FPGA基础实验：计数器设计、波形仿真、SignalTap调试
- FPGA实验3：计数器、波形仿真、SignalTap
- FPGA入门实验三：计数器、波形仿真、SignalTap
- 计数器 FPGA 电路实验 作业
- 计数器 FPGA 电路实验 作业
- 计数器 FPGA 电路实验 作业
- 实验三：计数器、波形仿真、SignalTap
- 计数器 FPGA 电路实验 作业
- c++第四次实验作业
- c++的第四次实验：作业
- Linux第5-6章作业实验
- Linux内核实验作业六
- 通信系统仿真速成第2天：QPSK调制与解调（实验）
- C++第二次实验_作业（4个源代码）
- 《机电传动控制》——直流电机调速仿真作业