verilog 奇数分频设计
2015-01-20 14:58
127 查看
module tw(clk,k_or,k1,k2);
input clk;
output k_or,k1,k2;
reg [2:0] c1,c2;
reg m1,m2;
initial
begin
c1=0;
c2=0;
m1=0;
m2=0;
end
always @(posedge clk)
begin
if(c1==a) c1<=0;else c1<=c1+1;
if(c1==1) m1=~m1;else if(c1==b) m1=~m1;end
always @(negedge clk)
begin
if(c2==a) c2<=0;else c2<=c2+1;
if(c2==1) m2=~m2;else if(c2==b) m2=~m2;end
assign k1=m1;
assign k2=m2;
assign k_or=m1|m2;
endmodule
分频系数,则采用如下公式
a=n-1;
b=n-2;
n为分频系数。
input clk;
output k_or,k1,k2;
reg [2:0] c1,c2;
reg m1,m2;
initial
begin
c1=0;
c2=0;
m1=0;
m2=0;
end
always @(posedge clk)
begin
if(c1==a) c1<=0;else c1<=c1+1;
if(c1==1) m1=~m1;else if(c1==b) m1=~m1;end
always @(negedge clk)
begin
if(c2==a) c2<=0;else c2<=c2+1;
if(c2==1) m2=~m2;else if(c2==b) m2=~m2;end
assign k1=m1;
assign k2=m2;
assign k_or=m1|m2;
endmodule
分频系数,则采用如下公式
a=n-1;
b=n-2;
n为分频系数。
相关文章推荐
- 基于Verilog的偶数、奇数、半整数分频以及任意分频器设计
- 基于Verilog的奇数偶数小数分频器设计
- Verilog--奇数分频与偶数分频及占空比
- 数字电路设计之奇偶分频的verilog实现
- [Verilog]随意整数(奇数,偶数)分频器设计, 50%占空比
- verilog实现奇数倍分频
- verilog时钟分频设计(整合模块)
- verilog时钟分频设计
- 如何在FPGA中利用Verilog实现任意倍的奇数分频
- [Verilog]任意整数(奇数,偶数)分频器设计, 50%占空比
- 使用Verilog实现FPGA偶数/奇数分频电路设计并使用modelsim仿真
- verilog时钟分频设计(来源:http://blog.csdn.net/moon9999/article/details/75020355)
- 【笔记】verilog设计经验点滴
- 【翻译】基于Verilog设计的时序注意事项【Quartus II】【Digital Logic】
- [转]任意分频的verilog语言实现
- 关于verilog分频程序
- [文档].艾米电子 - 使用Verilog设计的ModelSim入门指南
- Verilog设计风格
- verilog 层次化设计的简单问题 -- 如何调用底层模块
- 【转载】SDRAM控制器软核的Verilog设计:对理解SDRAM操作很有帮助