verilog中的 阻塞赋值 与 非阻塞赋值 详解。
2013-10-20 09:43
399 查看
组合逻辑的always模块中使用阻塞赋值;
时序逻辑的always模块中使用非阻塞赋值;
即:组合中计算马上赋值,时序逻辑中上升沿计算,下降沿赋值。
组合逻辑中是实时变化的,而时序逻辑中一个cycle才变化一次比如:always @(a or b)beginc = a + b;endalways @(posedge clk)beginif(rst)c <= 0;elsec <= a + b;end在组合逻辑的always block中,a和b的变化都会引起c值的变化;而时序逻辑中c至少会维持一个clock cycle,也就是说如果a和b的变化导致c变化的时间是在下一个clock的上升沿,而不会让c立刻改变--------------------------------------------------------------------------------------------------------------------好,说正题阻塞赋值“=”与非阻塞赋值“<=”的本质区别在于:非阻塞赋值语句右端表达式计算完后并不立即赋值给左端,而是同时启动下一条语句继续执行,可以将其理解为所有的右端表达式RHS1、RHS2等在进程开始时同时计算,计算完后 ,等进程结束时同时分别赋给左端变量LHS1、LHS2等;而阻塞赋值语句在每个右端表达式计算完后立即赋给左端变量,即赋值语句LHS1=RHS1执行完后LHS1是立即更新的,同时只有LHS1=RHS1执行完后才可执行语句LHS1=RHS2,依次类推。前一条语句的执行结果直接影响到后面语句的执行结果。
相关文章推荐
- verilog中的阻塞赋值与非阻塞赋值详解
- Verilog 非阻塞赋值的仿真/综合问题
- 关于verilog里阻塞与非阻塞赋值的个人理解
- Verilog中如何对数组赋值(存储器memory详解)
- Verilog HDL之于FPGA--阻塞与非阻塞赋值
- verilog中# 非阻塞赋值延迟,硬件看不到效果,浅探
- (Verilog HDL)阻塞赋值和非阻塞赋值的区别和使用
- [转载]Verilog阻塞与非阻塞赋值使用要点
- Verilog 非阻塞赋值的仿真/综合问题
- FPGA Prototyping By Verilog Examples第七章 阻塞和非阻塞赋值
- 深入分析 verilog 阻塞和非阻塞赋值
- Verilog阻塞赋值与非阻塞赋值
- verilog 阻塞赋值和非阻塞赋值
- 有关verilog中阻塞赋值和非阻塞赋值的问题
- Verilog-FPGA硬件电路设计之一——if语句优先级(always块中的阻塞赋值生成的组合逻辑电路是按照顺利执行的)
- (笔记)Verilog HDL设计时关于阻塞赋值和非阻塞赋值的8条指导原则以及原因。
- 求教:verilog中非阻塞赋值的时钟有要求吗?
- verilog 中非阻塞赋值,for循环
- Verilog非阻塞赋值的仿真/综合问题 (Nonblocking Assignments in Verilog Synthesis)-上-
- Verilog中阻塞赋值和非阻塞赋值区别