您的位置:首页 > 运维架构 > 网站架构

MCU通过FPGA/CPLD扩展TFT LCD Driver的通用设计架构

2012-03-01 14:18 351 查看
 MCU扩展TFT LCD Driver通用设计架构:

[MCU] + [Cache] + [FPGA/CPLD]
----------------------------------
1. [ Cache     ]: SRAM or SDRAM
2. [ FPGA/CPLD ]: Cache_WR and LCD_DRIVER

其中的Cache_WR有下面两种设计形式:
2.1 FIFO + FIFO_WR + SRAM_WR/SDRAM_WR
2.2 SRAM_WR/SDRAM_WR

-----------------------------------
LCD_DRIVER: 需要连续的产生LCD时序和数据
MCU:       外部数据是间歇式小批量写入
若加入FIFO可以实现MCU的连续写入

---------------------------------
TFT Type Parameter
(1)480*272@60Fps   :DCLK= 9.2MHz
(2)640*480@60Fps   :DCLK= 25MHz
(3)800*480@60Fps   :DCLK= 33.3MHz
------------------------------------
内容来自用户分享和网络整理,不保证内容的准确性,如有侵权内容,可联系管理员处理 点击这里给我发消息
标签: