(转)set_input_delay/ set_output_delay之图解
2010-11-04 22:58
1621 查看
转载地址:http://article.ednchina.com/Other/20090206075509.htm
EDN博客精华文章 作者:codeman
在edn上看到很多仁兄的文章 大受启发 也写写自己的理解 一同讨论
set_input_delay/ set_output_delay
在与时钟选项定义的时钟相关的输入port上定义data arrival TIme,可将输入延时定义与上升沿或下降沿相关。
如果输入延时与简单的生成时钟相关,到生成时钟的clock arrival time要加到data arrival time上。
输入延时可以定义与时钟网络中的port相关,到参考port的clock arrival time要加到data arrival time上。
输入延时可以包含时钟源延时,默认条件下,相关的时钟源延时加到输入延时上;但是,当定义-source_latency_included选项时,时钟源延时不要相加,因为它并没有用作为input delay value的时序因素。
max用在时钟建立时间或恢复(recovery)校验上,min用于时钟保持时钟或移除(removal)校验上。
以上内容摘自Quartus help,基本定义edn上很多仁兄已经讲的很清楚了。
看下面简单的例子,两级触发器,来自
http://www.altera.com.cn/support/examples/timequest/exm-timequest.html
设计图:
点击看原图
很简单的例子,仅仅加时钟周期约束的条件下,用TimeQuest分析仅会得到一路path的分析,reg1 to reg2,时序图如下:
这张图已经有人做过了仔细的分析,可以清楚地看到各个参数的大小。
下面三张图是加约束后的时序分析图,所加的条件是:
set_input_delay -clock { clk_in } -add_delay 1.200 [get_ports {data_in}]
set_output_delay -clock { clk_in } -add_delay 2.000 [get_ports data_out]
重新运行TimeQuest,可以看到3个path分析
1) data_in to reg1
2) reg1 to reg2
3) reg2 to data_out
可以看到,输入路径在data arrival time上加上了input delay;输出路径在data required time上减去了output delay;分别表现为对setup和hold时间的影响。
EDN博客精华文章 作者:codeman
在edn上看到很多仁兄的文章 大受启发 也写写自己的理解 一同讨论
set_input_delay/ set_output_delay
在与时钟选项定义的时钟相关的输入port上定义data arrival TIme,可将输入延时定义与上升沿或下降沿相关。
如果输入延时与简单的生成时钟相关,到生成时钟的clock arrival time要加到data arrival time上。
输入延时可以定义与时钟网络中的port相关,到参考port的clock arrival time要加到data arrival time上。
输入延时可以包含时钟源延时,默认条件下,相关的时钟源延时加到输入延时上;但是,当定义-source_latency_included选项时,时钟源延时不要相加,因为它并没有用作为input delay value的时序因素。
max用在时钟建立时间或恢复(recovery)校验上,min用于时钟保持时钟或移除(removal)校验上。
以上内容摘自Quartus help,基本定义edn上很多仁兄已经讲的很清楚了。
看下面简单的例子,两级触发器,来自
http://www.altera.com.cn/support/examples/timequest/exm-timequest.html
设计图:
点击看原图
很简单的例子,仅仅加时钟周期约束的条件下,用TimeQuest分析仅会得到一路path的分析,reg1 to reg2,时序图如下:
这张图已经有人做过了仔细的分析,可以清楚地看到各个参数的大小。
下面三张图是加约束后的时序分析图,所加的条件是:
set_input_delay -clock { clk_in } -add_delay 1.200 [get_ports {data_in}]
set_output_delay -clock { clk_in } -add_delay 2.000 [get_ports data_out]
重新运行TimeQuest,可以看到3个path分析
1) data_in to reg1
2) reg1 to reg2
3) reg2 to data_out
可以看到,输入路径在data arrival time上加上了input delay;输出路径在data required time上减去了output delay;分别表现为对setup和hold时间的影响。
相关文章推荐
- 关于set_input/output_delay中的-clock_fall和-add_delay选项
- 【转载】set_input_delay和set_output_delay的选项-max和-min的讨论
- sdc中对I/O口的约束----set_input/output_delay
- 关于set_input_delay和set_output_delay的选项-max和-min的存在意义和推导
- 每天进步一点点------时序分析基础与时钟约束实例(四)IO口时序(Input Delay /output Delay)
- 出现set_locale() failed (5): Input/output error的解决方法
- 第24课:Spark Streaming的Transformation、Action、Input和Output源码图解
- FPGA静态时序分析——IO口时序(Input Delay /output Delay)(转载)
- FPGA静态时序分析——IO口时序(Input Delay /output Delay)
- FPGA静态时序分析——IO口时序(Input Delay /output Delay)
- Spark Streaming的Transformation、Action、Input和Output源码图解(第24课)
- FPGA 中 IO 口时序分析(Input Delay /output Delay)
- FPGA静态时序分析——IO口时序(Input Delay /output Delay)
- FPGA静态时序分析——IO口时序(Input Delay /output Delay)
- FPGA静态时序分析——IO口时序(Input Delay /output Delay)
- 关于fpga优化的set input delay 和 set output delay
- 对input_delay和output_delay的理解
- [VirtualBox] Install Ubuntu 14.10 error 5 Input/output error
- 10201 upgrade to 10205 Input/output error
- linux中使用cifs挂载windows 7的共享文件提示mount error(5): Input/output error