信号的完整性分析 串行端节与并行端接
2009-12-07 15:10
676 查看
并行端接是指使负载阻抗与传输线阻抗匹配,并行端接主要是在尽量靠近负载端的位置加上拉和/或下拉阻抗以实现终端的阻抗匹配。
1、 简单的并行端接
这种端接方式是简单地在负载端加入一下拉到GND的电阻RT(RT=Z0)来实现匹配,采用此端接的条件是驱动端必须能够提供输出高电平时的驱动电流以保证通过端接电阻的高电平电压满足门限电压要求。在输出为高电平状态时,这种并行端接电路消耗的电流过大,因此一般器件很难可靠地支持这种端接电路,这种设计一般不采用。
串行端接是通过在尽量靠近源端的位置串行插入一个电阻RS(典型10Ω到75Ω)到传输线中来实现的,如图8所示。串行端接是匹配信号源的阻抗,所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗(轻微过阻尼)。
这种策略通过使源端反射系数为零从而抑制从负载反射回来的信号(负载端输入高阻,不吸收能量)再从源端反射回负载端。
串行端接的优点在于:每条线只需要一个端接电阻,无需与电源相连接,消耗功率小。当驱动高容性负载时可提供限流作用,这种限流作用可以帮助减小地弹噪声。串行端接的缺点在于:当信号逻辑转换时,由于RS的分压作用,在源端会出现半波幅度的信号,这种半波幅度的信号沿传输线传播至负载端,又从负载端反射回源端,持续时间为2TD(TD为信号源端到终端的传输延迟),这意味着沿传输线不能加入其它的信号输入端,因为在上述2TD时间内会出现不正确的逻辑态。并且由于在信号通路上加接了元件,增加了RC时间常数从而减缓了负载端信号的上升时间,因而不适合用于高频信号通路(如高速时钟等)。
1、 简单的并行端接
这种端接方式是简单地在负载端加入一下拉到GND的电阻RT(RT=Z0)来实现匹配,采用此端接的条件是驱动端必须能够提供输出高电平时的驱动电流以保证通过端接电阻的高电平电压满足门限电压要求。在输出为高电平状态时,这种并行端接电路消耗的电流过大,因此一般器件很难可靠地支持这种端接电路,这种设计一般不采用。
串行端接是通过在尽量靠近源端的位置串行插入一个电阻RS(典型10Ω到75Ω)到传输线中来实现的,如图8所示。串行端接是匹配信号源的阻抗,所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗(轻微过阻尼)。
这种策略通过使源端反射系数为零从而抑制从负载反射回来的信号(负载端输入高阻,不吸收能量)再从源端反射回负载端。
串行端接的优点在于:每条线只需要一个端接电阻,无需与电源相连接,消耗功率小。当驱动高容性负载时可提供限流作用,这种限流作用可以帮助减小地弹噪声。串行端接的缺点在于:当信号逻辑转换时,由于RS的分压作用,在源端会出现半波幅度的信号,这种半波幅度的信号沿传输线传播至负载端,又从负载端反射回源端,持续时间为2TD(TD为信号源端到终端的传输延迟),这意味着沿传输线不能加入其它的信号输入端,因为在上述2TD时间内会出现不正确的逻辑态。并且由于在信号通路上加接了元件,增加了RC时间常数从而减缓了负载端信号的上升时间,因而不适合用于高频信号通路(如高速时钟等)。
相关文章推荐
- 信号完整性:时序分析基本概念
- 信号完整性分析方法-1-信号的串扰
- 看眼图如何分析USB在布线中的信号完整性问题
- Altium Designer中进行信号完整性分析
- 信号完整性与电源完整性分析基本概念
- 信号完整性:串行端接和并行端接
- 信号完整性分析系列——1基本概念
- 信号完整性分析-传播速度
- 信号完整性之差分对设计6(后布线分析)
- 信号完整性分析一
- DDR1&2&3信号完整性测试分析技术探析
- 信号完整性分析第一章小结
- 基于信号完整性分析的高速数字PCB 的设计方法
- 信号完整性分析方法-1-传输线
- 信号完整性分析系列2——什么是信号完整性及何时遇到
- HyperLynx SI信号完整性仿真分析技术
- 信号完整性分析-笔记
- 信号完整性分析
- SI信号完整性分析术语
- 信号完整性分析3——反射现象