SI信号完整性分析术语
2012-04-10 20:38
295 查看
Skew slew EMC
2007-09-20 14:42
2007-09-20 14:42
SI信号完整性分析术语http://publishblog.blogchina.com/blog/tb.b?diaryID=5579242SI信号完整性分析术语1、什么是信号完整性（Singnal Integrity）？信号完整性（Singnal Integrity）是指一个信号在电路中产生正确的相应的能力。信号具有良好的信号完整性（Singnal Integrity）是指当在需要的时候，具有所必须达到的电压电平数值。主要的信号完整性问题包括反射、振荡、地弹、串扰等。常见信号完整性问题及解决方法： 问题 可能原因 解决方法 其他解决方法 过大的上冲 终端阻抗不匹配 终端端接 使用上升时间缓慢的驱动源 直流电压电平不好 线上负载过大 以交流负载替换直流负载 在接收端端接，重新布线或检查地平面 过大的串扰 线间耦合过大 使用上升时间缓慢的发送驱动器 使用能提供更大驱动电流的驱动源 时延太大 传输线距离太长 替换或重新布线, 检查串行端接头 使用阻抗匹配的驱动源, 变更布线策略 振荡 阻抗不匹配 在发送端串接阻尼电阻 2、什么是串扰（crosstalk）？ 串扰（crosstalk）是指在两个不同的电性能之间的相互作用。产生串扰（crosstalk）被称为Aggressor，而另一个收到干扰的被称为 Victim。通常，一个网络既是Aggressor（入侵者），又是Victim（受害者）。振铃和地弹都属于信号完整性问题中单信号线的现象（伴有地平面回路），串扰则是由同一PCB板上的两条信号线与地平面引起的，故也称为三线系统。串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。 3、什么是电磁兼容（EMI）？ 电磁干扰（Ectromagnetioc Interference），或者电磁兼容性（EMI），是从一个传输线（transmission line）（例如电缆、导线或封装的管脚）得到的具有天线特性的结果。印制电路板、集成电路和许多电缆发射并影响电磁兼容性（EMI）的问题。FCC定义了对于一定的频率的最大发射的水平（例如应用于飞行控制器领域）。 4、在时域（time domain）和频域（frequency domain）之间又什么不同？ 时域（time domain）是一个波形的示波器观察，它通常用于找出管脚到管脚的延时（delays）、偏移（skew）、过冲（overshoot）、下冲（undershoot）以及设置时间（setting times）。频域（frequency domain）是一个波形的频谱分析议的观察，它通常用于波形与频谱分析议的观察、它通常用于波形与FCC和其他EMI控制限制之间的比较。（有一个比喻，它就象收音机――你在时域（time domain）中听见，但是你要找到你喜欢的电台是在频域（frequency domain）内。） 5、什么是传输线（transmission line）？ 传输线（transmission line）是一个网络（导线），并且它的电流返回的地和电源。电路板上的导线具有电阻、电容和电感等电气特性。在高频电路设计中，电路板线路上的电容和电感会使导线等效于一条传输线。传输线是所有导体及其接地回路的总和。 6、什么是阻抗（impedance）？ 阻抗（Impedance）是传输线（transmission line）上输入电压对输入电流地比率值（Z0＝V/I）。当一个源发出一个信号到线上，它将阻碍它驱动，直到2*TD时，源并没有看到它地改变，在这里TD时线的延时（delay）。 7、什么是反射（reflection）？ 反射（reflection）就是在传输线（transmission line）上回波（echo）。信号功率（电压和电流）的一部分传输到线上并达到负载处，但是有一部分被反射（reflected）了。如果负载和线具有相同的（impedance），发射（Reflections）就不会发生了。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。 8、什么是过冲（overshoot）？ 过冲（Overshoot）就是第一个峰值或谷值超过设定电压――对于上升沿是指最高电压而对于下降沿是指最低电压。下冲（Undershoot）是指下一个谷值或峰值。过分的过冲（overshoot）能够引起保护二级管工作，导致过早地失效。 9、什么是下冲（undershoot）（ringback）？ 过冲（Overshoot）是第二个峰值或谷值超过设定电压――对于上升沿过度地谷值或对于下降沿太大地峰值。过分地下冲（undershoot）能够引起假的时钟或数据错误（误操作）。 10、什么是振荡（ringing）？ 振荡（ringing）就是在反复出现过冲（overshoots）和下冲（undershoots）。信号的振铃（ringing）和环绕振荡（rounding）由线上过度的电感和电容引起，振铃属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。 11、什么是设置时间（settling time）？ 设置时间（settling time）就是对于一个振荡的信号稳定到指定的最终值所需的时间。 12、什么是管脚到管脚（pin－to－pin）的延时（delay） 管脚到管脚（pin－to－pin）的延时（delay）是指在驱动器状态的改变到接收器状态的改变之间的时间。这些改变通常发生在给定电压的50％，最小延时发生在当输出第一个越过给定的阀值（threshold），最大延时发生在当输出最后一个越过电压阀值（threshold），测量所有这些情况。 13、什么是偏差（skew）？ 信号的偏移（skew）是对于同一个网络到达不同的接收器端之间的时间偏差。偏移（skew）还被用于在逻辑门上时钟和数据达到的时间偏差。 14、什么是斜率（slew rate）？ Slew rate就是边沿斜率（－个信号的电压有关的时间改变的比率）。I/O的技术规范（如PCI）状态在两个电压之间，这就是斜率（slew rate），它是可以测量的。 15、什么是静态线（quiescent line）？ 在当前的时钟周期内它不出现切换。另外也被称为“stuck－at”线或static线。串扰（crosstalk）能够引起一个静态线在时钟周期内出现切换。 16、什么是假时钟（false clocking）？ 假时钟是指时钟越过阀值（threshold）无意识的改变了状态（有时在VIL或VIH之间）。通常由过分的下冲（undershoot）或串扰（crostalk）引起。 17、什么是IBIS？ IBIS 是描述一个输入/输出（I/O）的EIA/ANSI标准。它包括DC（V/I）特性曲线，也包括瞬态（transient）（V/T）特性曲线 curves as tables of points。HyperLynx的网页（Web site）上有连接到IBIS的主页，另外还有许多供应商的IBIS模型网页。 18、什么是IC 的高低电平切换门限？ IC 的高低电平切换门限指的是信号从一个状态向另一个状态转换所需的电压值。当发生阻尼现象时，信号电平可能会超过IC 输入脚的切换门限，从而将IC 输入信号变为不确定状态，这会导致时钟出错或数据的错误接收。 19、什么是地电平面反弹噪声和回流噪声? 在电路中有大的电流涌动时会引起地平面反弹噪声（简称为地弹），如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面（0V）上产生电压的波动和变化，这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。 由于地电平面（包括电源和地）分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V，3.3V，5V等。所以在多电压PCB设计中，地电平面的反弹噪声和回流噪声需要特别关心。 20、高频电路的定义 在数字电路中，是否是高频电路取决于信号的上升沿和下降沿，而不是信号的频率。 F＝1/（Tr*л），Tr为上升/下降延时时间，当F>100MH他（Tr<3.183ns）时就应该按照高频电路进行考虑，下列情况必须按照高频规则进行设计： l 系统时钟超过50Hz l 采用了上升/下降时间少于5ns的器件 l 数字/模拟混合电路 高频电路是取决于信号的上升沿和下降沿，而不是信号的频率，但是不是Tr>100MHz时才考虑高频规则进行设计，还要看传输介质而定。通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。 21、什么是长线 高速系统中的长线（Electrically Long Trace）定义 可以从频域和时域两个角度来定义： 1、频域定义 当线的物理长度和相应频率的波长具有可比性的时候（一般的说法是大于1/20波长），这样的trace就叫做Electrically Long Trace，或者transmission line（传输线）。 2、时域定义 当信号线的传输延迟（propagation delay）大于1/4信号上升时间（rise time）的时候，该信号线就应视为传输线。 22、什么是微带线和带状线 1.微带线 参考平面（reference plane）只有一个。有些朋友认为微带线就是位于PCB表层的传输线。这种看法不全面。设想一种情形：一个多层板的第一和第二层都是信号层，而第三层为地平面，那么在第一和第二层上的传输线都叫微带线。位于第二层的微带线也叫做掩埋式微带线（embedded microstrip）。微带线的阻抗与它的线宽、频率和它到参考平面的垂直距离有关。 2.带状线 位于两个参考平面之间，所以它有两个参考平面，阻抗的计算公式与微带线的也不一样。当然，带状线肯定是位于PCB的内层。 什么是EMC?EMC是Electro Magnetic Compatibility的缩写，即电磁兼容。顺便说一句，我国CCC认证标志后带EMC字母的才表示电磁兼容认证 我们看电视的时候，如果旁边有人使用电吹风或电剃须刀之类的家用电器，屏幕上会出现令人烦感的雪花条纹。电饭锅煮不熟米饭，明明关闭了的空调器，过一会却又自己启动……这些都是常见到的电磁干扰现象。更为严重的是，如果电磁干扰信号妨碍了正在监视病情的医疗电子设备或正在飞行的飞机时，则会造成不堪设想的后果。 电磁兼容性（EMC）是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力。因此，EMC包括两个方面的要求：一方面是指设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值；另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度，即电磁敏感性。 所谓电磁干扰是指任何能使设备或系统性能降级的电磁现象。而所谓电磁干扰是指因电磁干扰而引起的设备或系统的性能下降。 EMC包括EMI(电磁干扰)及EMS(电磁耐受性)两部份，所谓EMI电磁干扰，乃为机器本身在执行应有功能的过程中所产生不利于其它系统的电磁噪声；而EMS乃指机器在执行应有功能的过程中不受周围电磁环境影响的能力。 高密度多层PCB的SI/EMC(信号完整性/电磁兼容)问题 高速高密度多层PCB的SI/EMC(信号完整性/电磁兼容)问题长久以来一直是设计师不得不面对的最大设计挑战。目前随着主流的MCU、DSP和处理器大多工作在100MHz以上(少数甚至已工作到GHz级以上)，而且越来越多的高速I/O端口和RF前端也都工作在GHz级以上，再加上应用系统的小型化趋势导致的PCB空间缩小问题，这些因素均使得今天的高速高密度PCB设计变得越来越普遍。不少工业分析家也指出，进入二十一世纪以后，超过80%的多层PCB设计都是针对高速电路的。 高速信号会导致PCB上的长互连走线产生传输线效应，它使得PCB设计师必须考虑传输线的延时和阻抗匹配问题，因为接收端和驱动端的阻抗不匹配都会在传输线上产生反射信号，而这会对信号完整性产生很大的影响。另一方面，高密度PCB上的高速信号或时钟走线会对间距越来越小的相邻走线产生很难准确量化的串扰问题，从而产生恼人的EMC问题。SI和EMC问题均会导致PCB设计过程的反复，从而导致产品的开发周期一再延误。
目前业界可用于帮助解决这类SI/EMC问题的主要PCB设计工具有Cadence的Allegro PCB SI 230/630和EMControl、Mentor的HyperLynx和Quiet Expert、图研(Zuken)的Hot-Stage和EMC Adviser、以及Altium的PCB Designer和P-CAD。 Cadence的Allegro PCB SI 230/630提供了一种可伸缩的、完整的和集成的解决方案，它是一种完整的SI/PI(功率完整性)/EMI问题的协同解决方案。它可用于在高速PCB设计周期的每个阶段探索和解决与电气性能相关的问题。 PCB是系统中主要的辐射源，控制系统中所有PCB的EMI辐射、提高系统搞干扰的能力是确保产品通过EMC测试的最好方法。具体来说，PCB上的EMI问题是由多种多样的噪声源引起的，如信号噪声(反射和串扰)、电源/地噪声、以及天线(悬空线)等等。为了有效减少PCB上的EMI，这些信号的、器件的、电源/地平面的以及天线的噪声源都必须加以考虑。由于信号噪声源是SI问题、电源/地噪声源是PI问题，因此最终的EMC问题的解决必须依靠正确的SI、PI和EMI设计，而不仅仅只是考虑EMC的问题。Cadence亚太区高速技术中心技术顾问钟章民表示。 他接着说：“在设计中就通过仿真和约束解决好SI和PI问题，这样可以在实际上控制EMI问题的根源，既减少了后期由于SI/PI/EMI问题而查错和改板的周期，也降低了产品通不过EMC测试的风险。” 不同的实际设计会有不同的EMC特殊要求，这可以通过EMC工程师设置约束来实现。这些约束有些可以在Allegro中的约束管理器中设置，有些不能或实时检查非常耗时的约束条件则需要进行后期检查。手工进行这种检查是一件非常费时费力的事情，为此Cadence提供了EMControl工具，它提供了自动批处理检查这些EMI/SI/PI规则并进行交互式设计的方法，而且客户可以在此平台上开发适合自己的各种规则。 市场上现有的一些EMC工具可以帮助工程师解决一些EMI的问题，然而，目前并没有一种能完全并准确地仿真EMI效果的工具。目前市场上的EMI仿真工具既费时费力、成本高昂，也没有从根本上解决系统的EMC问题。如果PCB设计师能够真正将EMC问题放到设计阶段来考虑，那么不仅可以获得更好的EMC设计效果，而且可以降低设计成本，从而大大提高了产品通过EMC测试的机会。 Cadence高级技术市场拓展经理穆珍博士也强调指出：“尽管其他的一些EDA厂商也推出了类似EMControl专家系统的规则检查方案，但对客户来讲，如何将SI、PI以及EMI的问题在设计阶段就协同考虑并加以严格控制，已经成为业界主流的、高性价比的设计方法和系统EMC问题解决方案。在这一点上，目前只有Cadence的Allegro PCB SI 230/630工具才能够在一个平台上解决和完成。” Mentor声称，其HyperLynx高速工具套件可用在任何一个设计流程中分析信号完整性、消除串扰和在设计早期检测出EMC问题，从而允许PCB设计师在第一时间发现和消除SI/EMC问题。其EMC仿真分析工具Quiet Expert则主要采用了一种“专家系统”算法来寻找和发现PCB上的EMC问题，它可高亮显示存在EMC问题的布线网络，并提供实用的建议帮助用户去解决相应的EMC问题。由于它通过使用复杂的算法来避免进行费时的仿真和建模，因此反应速度很快。 图研的Hot-Stage是一个功能强大的高速电路SI/EMC/EMI系统分析软件包，它由约束管理器、网络拓朴编辑器、虚拟原型分析编辑器、仿真器、仿真库编辑器和原型布局布线编辑器组成，它为PCB设计师提供了一个工程化的虚拟原型设计环境。其中的仿真器可以完成时域和频域的高精度电磁场仿真分析，并基于PCB的基本设置和电路设定参数解算出PCB的各种电路参数，如传输线参数、特征阻抗参数、PCB网线的串扰、以及与信号相关的各种特征值。与此同时，它也可实现基于约束的布局布线，完成对各种传输线匹配网络中各项参数的优化，以设计出最优的匹配网络。 EMC Adviser是基于专家设计规则的EMC分析工具，它基于图研的EMC定量仿真分析工具EMC Work bench开发而成。图研将EMC Work bench的精髓以及有些不可能用定量仿真工具检查和分析出来EMI/EMC问题的走线方式，总结成了24条专家设计规则，这使得目前大多数并不具备电磁干扰/电磁兼容理论知识的普通PCB设计师也能够根据这些规则快速方便地解决高速高密度PCB设计中出现的EMC问题。 而专业的EMC Work bench要求PCB设计师必须懂得SI/EMC的基本理论和它们的实际应用、以及正确的器件仿真模型和合理的仿真边界条件设置，而这些基本要求往往是我们今天的许多PCB设计师所缺乏的。图研株式会社中国业务拓展部总经理Kenji Yamamoto介绍道，EMC Work bench是一个非常专业和复杂的EMC分析工具，以前即便在日本也只有2%左右的工程师能够独立熟练地使用这套工具。 总的来说，“Quiet Expert和HyperLynx并不是非常专业和有深度的EMI仿真系统，它们跟图研的EMC Work bench是无法相提并论的。”Yamamoto表示。 Kenji Yamamoto自信地表示：“目前全球唯有图研一家真正能够将复杂的EMI/EMC仿真工具以EMC设计规则的方式集成到PCB设计工具中。借助EMC Adviser，现在99%的普通PCB设计人员也可以解决高速高密度PCB上的EMC问题。” 不过，他也强调：“EMC Adviser不可能一次帮助PCB设计师解决所有的EMC问题，它只能帮助他们有效地降低设计反复次数，一般可从以前的10次降低到4次。” 需要指出的是，EMC Adviser不可能完全解决应用系统的EMC问题，它只能解决因PCB布局布线而引起的EMC问题，因为全应用系统的EMC问题还涉及到电路设计、I/O和功率器件选择、功率分配、输出端口配置、以及机械设计。图研株式会社华南区技术经理李鸿润补充道。 他接着说，今后解决PCBEMI问题的一大发展趋势是用柔性PCB来连接具有不同层级的PCB硬板，这可省掉EMI辐射较大的输出端口和I/O器件，从而有效地改善EMC问题、提高全系统的可靠性和节省系统成本。 不过，尽管EMC设计规则的出现和直观的系统提示及建议使SI/EMC问题的解决不再像以前那样困难，但实际上SI/EMC仿真分析工具使用起来还是非常困难的，很少有用户能够独立掌握和真正用好它。为了让客户充分高效地使用起来，专业的系统咨询服务常常是必须的。 Yamamoto强调指出：“与竞争对手相比，我们的另一个优势是，图研不仅提供SI/EMC分析软件工具，而且还可向客户提供专家咨询服务。这是我们非常独特的技术优势，现在图研在中国、日本和德国有许多资深的SI/EMC专家现场为客户提供服务。” 需要指出的是，尽管Cadence声称Allegro PCB SI 630足以应对今天的几个GHz级的PCB设计挑战，但大多数业内人士认为，GHz级以下的PCB设计可以采用上述工具来实现，但对于工作频率超过GHz的电路，一般需要采用其它高频设计工具，如安捷伦公司的EEsof 和Ansoft公司的Ansoft Designer、HFSS和Nexxim。 图研的Kenji Yamamoto也坦率地承认了这一点。“图研新一代的PCB全集成设计工具套件CR-5000支持的电路最高工作频率为GHz左右，支持的PCB层数则无限制。一般来说，超过GHz的电路需要采用Ansoft和安捷伦的射频分析软件来做，因为此时电路的特性已接近射频。”他说，“CR-5000支持原理图和版图级设计分割和集成，这使得有可能把整块PCB分成高速电路部分、逻辑部分和电源部分来做设计分割，然后再在版图级集成起来。”
电阻的额定功率也有标称值，常用的有1/8、1/4、1/2、1、2、3、5、10、20瓦等。在电路图中，常用图2所示的符号来表示电阻的标称功率。选用电阻的时候，要留一定的余量，选标称功率比实际消耗的功率大一些的电阻。比如实际负荷1/4瓦，可以选用1/2瓦的电阻，实际负荷3瓦，可以选用5瓦的电阻。 高密度多层PCB的SI/EMC(信号完整性/电磁兼容)问题电阻色环颜色所代表的数字或意义http://www.gkong.com/blog/more.asp?name=puyer&id=1246 |
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- 时序分析-- 信号完整性问题（SI）（转载）
- 信号完整性之差分对设计6（后布线分析）
- 信号完整性分析——时域与频域
- 信号完整性分析5——信号上升时间
- 信号完整性分析4——信号反射2
- 信号完整性分析6——信号的振铃
- 信号完整性分析笔记
- 信号完整性分析一
- 信号完整性分析7——临界长度
- 信号完整性分析--地弹
- 信号完整性分析方法-1-信号的串扰
- 信号完整性与电源完整性分析 第二版 （李玉山译）部分错误
- 信号完整性分析
- 第1章信号完整性分析概论----新设计方法和仿真测量
- 基于信号完整性分析的高速PCB设计
- 终于明白信号完整性分析课程的意义了，明白为什么RS485总线要接终端电阻了。
- 信号完整性分析-传播速度
- 基于信号完整性分析的高速数字PCB 的设计方法
- 信号完整性分析入门---于博士
- 信号完整性分析-笔记