-
标签：VHDL
- 分享数 76
-
0
-
《VHDL 数字电路设计教程》电工版/第5章
- 2018-04-08
- 其它
- 阅读数78
-
0
-
《VHDL 数字电路设计教程》电工版/第4章
- 2018-03-29
- 其它
- 阅读数148
-
0
-
《VHDL 数字电路设计教程》电工版/第1~3章
- 2018-03-28
- 其它
- 阅读数120
-
0
-
FPGA入门实验六：计数器、ROM和DDS
- 2017-11-26
- 其它
- 阅读数274
-
0
-
FPGA入门实验五：多周期移位寄存器
- 2017-11-25
- 其它
- 阅读数351
-
0
-
FPGA入门实验四：时间基准电路 和 带使能的多周期计数器
- 2017-11-25
- 其它
- 阅读数405
-
0
-
FPGA入门实验三：计数器、波形仿真、SignalTap
- 2017-11-24
- 其它
- 阅读数507
-
0
-
FPGA入门实验二：译码器组合逻辑
- 2017-11-24
- 其它
- 阅读数411
-
0
-
FPGA入门实验一: 项目创建、编译和下载
- 2017-11-24
- 其它
- 阅读数281
-
0
-
VHDL数组的定义与使用
- 2017-11-19
- 其它
- 阅读数197
-
0
-
关于VHDL的一些总结
- 2017-11-12
- 其它
- 阅读数239
-
0
-
作业2：循环计数器Verilog实现
- 2017-11-04
- 其它
- 阅读数513
-
0
-
作业2：用Verilog语言实现二十进制计数器
- 2017-11-03
- 其它
- 阅读数274
-
0
-
作业2：用Verilog实现12进制计数器
- 2017-11-03
- 其它
- 阅读数375
-
0
-
作业2:4-16进制译码器Verilog 语句实现
- 2017-11-03
- 其它
- 阅读数190
-
0
-
EDA与VHDL作业（6）
- 2017-10-28
- 其它
- 阅读数218
-
0
-
74161设计二十进制计数器
- 2017-10-20
- 其它
- 阅读数204
-
0
-
用74161设计十二进制计数器
- 2017-10-20
- 其它
- 阅读数369
-
0
-
拼接4-16进制译码器
- 2017-10-20
- 其它
- 阅读数141
-
0
-
Quartus II 13.1c (64-bit)与仿真器的安装与破解
- 2017-09-27
- 其它
- 阅读数3099
-
0
-
Examples of VHDL Conversions Numeric_Std and Std_Logic_Arith
- 2017-09-21
- 其它
- 阅读数471
-
0
-
数字逻辑课程设计电子钟
- 2017-08-16
- 其它
- 阅读数423
-
0
-
FPGA入门笔记五 VHDL基本语法-框架
- 2017-06-30
- 运维架构
- 阅读数393