STM32之FSMC-SRAM学习笔记1(理论部分)

一 简介【FSMC-SRAM】
SRAM 没有时钟线  相当与电脑内存条 内存条实质是由多个内存颗粒（SDRAM）组成。 
{SDRAM相对于 SRAM结构较为复杂，价格便宜}
内部结构      A0-A18-> 地址译码器   ->  存储器矩阵 ->列I/O->I/O数据电路

FSMC （Flexible Static Memory Controller） 灵活的静态存储器  可以控制SRAM NOR FLASH NAND FLASH
由于不能动态刷新，所以不能控制SDRAM

FSMC ‘NE0~3’ NE引脚不同可以控制不同的SRAM地址
FSMC 是映射到stm32内部空间

二 读时序的要求：

1个HCLK时钟周期：
T=1/72MHZ=1.38*10^-8 s=13.8

1 (DATAST+1+ADDSET+1+2)*13.8>55ns    --------------------0+1+1
2 (DATAST+1)*13.8>25
3( ADDSET+1)*13.8>0ns

解上述不等式  取DATAST=1 ADDSET=0  满足
所以    ADDSET=0;
    DATAST=1；此答案测试后却不能正常工作，由此 改正DATAST=2

三 写时序的要求：

1个HCLK时钟周期：
T=1/72MHZ=1.38*10^-8 s=13.8

1 (DATAST+1+ADDSET+1+2)*13.8>55ns    --------------------0+1+1
2 (DATAST+1)*13.8>40
3( ADDSET+1)*13.8>0ns

解上述不等式  取DATAST=2 ADDSET=0  满足
所以    ADDSET=0;
    DATAST=2;