SignalTap嵌入式逻辑分析仪使用分析
2017-12-29 10:37
387 查看
ALTERA公司的集成开发环境Quartus II自带的嵌入式逻辑分析仪SignalTap给使用者带来很大的方便,SignalTap为使用者提供了实时观察FPGA数据的窗口,给FPGA开发人员的调试带来了便捷。
在SignalTap里有2个设置点比较关键,采集时钟(clock)与样点深度(sample depth),采样时钟是SignalTap的采样时钟,样点深度是SignalTap一屏有多少个样本点。
举例说明:
ADC采样率为8KSPS,ADC要采集的波形为100Hz的正弦波,则每个正弦波含有 8K/100 = 80个样点;若SignalTap的采样时钟设置为8K,采样深度设置为4K,那么SignalTap一屏有4K个样点,而4K个样点覆盖的时间长度为 (1/8K) *4K = 0.5s,那么如果波形在SignalTap里正常显示的话,一屏应该含有 0.5s / (1/100Hz) = 50个正弦波。
在SignalTap里有2个设置点比较关键,采集时钟(clock)与样点深度(sample depth),采样时钟是SignalTap的采样时钟,样点深度是SignalTap一屏有多少个样本点。
举例说明:
ADC采样率为8KSPS,ADC要采集的波形为100Hz的正弦波,则每个正弦波含有 8K/100 = 80个样点;若SignalTap的采样时钟设置为8K,采样深度设置为4K,那么SignalTap一屏有4K个样点,而4K个样点覆盖的时间长度为 (1/8K) *4K = 0.5s,那么如果波形在SignalTap里正常显示的话,一屏应该含有 0.5s / (1/100Hz) = 50个正弦波。
相关文章推荐
- SignalTap Ⅱ嵌入式逻辑分析仪的使用
- SignalTap II逻辑分析仪的使用
- SignalTap II逻辑分析仪的使用
- SignalTap II逻辑分析仪的使用
- SignalTap II逻辑分析仪的使用
- 嵌入式逻辑分析仪Signal Tap II在FPGA设计中的应用
- 嵌入式逻辑分析仪SignalTap II 设计范例
- 嵌入式逻辑分析仪SignalTap II 设计范例
- 使用SignalTap II逻辑分析仪调试FPGA
- 在vs2008下使用cygwin(11):i686-pc-cygwin/newlib/libc/signal/Makefile分析
- (原創) 如何使用SignalTap II觀察reg值? (IC Design) (Quartus II) (SignalTap II) (Verilog)
- signaltap的使用方法
- [笔记].关于在Quartus II 11.0无法正常使用SignalTap的解决方法
- 如何使用SignalTap II观察reg值?
- SignalTap的使用简介
- (原創) 如何使用SignalTap II觀察reg與wire值? (SOC) (Verilog) (Quartus II) (SignalTap II)
- signaltap的使用方法
- 【转】如何使用SignalTap II觀察reg與wire值? (SOC) (Verilog) (Quartus II) (SignalTap II)
- quartus使用及signalTap问题
- (转)如何使用SignalTap II觀察reg與wire值? (SOC) (Verilog) (Quartus II) (SignalTap II)