如何编写Xilinx ISE环境下的综合约束文件ucf
2017-12-27 18:46
921 查看
FPGA综合工具所用的sdc文件和前端Design compiler和PR所用的sdc的格式完全不一样。不能套用设计前端的sdc约束文件。
ISE 工具的约束文件为*.ucf文件。可采取以下步骤生成:
1)对于管脚分配,根据FPGA验证板的实际情况,手动在ucf文件中做好相应的配置。
2)对于时钟约束。先用synplify 工具跑一下,该工具会自动识别出设计中的时钟。我们在synplify 工具中直接打开自动生成的空sdc文件来编辑产生时钟约束。
2.1) synplify综合完成后,在ISE界面中打开synplify。如下图选择“run with current data”
2.2)在synplify界面中打开sdc文件
在sdc文件编辑界面的“clock object”列表中选取综合工具自动识别出来的时钟,并进行相应的设置,保存后即生成一份sdc文件。
2.3)重新跑一下synplify pro,将自动生成一个synplify.ucf文件。
3)将synplify.ucf文件贴到总设计的ucf文件中,比如top.ucf中。
注意:synplify 重新综合后可能信号名会改变,因此需要重新将新的synplify.ucf贴到总设计的top.ucf文件中。
通过以上方法可以非常方便地生成一份ucf文件。
ISE 工具的约束文件为*.ucf文件。可采取以下步骤生成:
1)对于管脚分配,根据FPGA验证板的实际情况,手动在ucf文件中做好相应的配置。
2)对于时钟约束。先用synplify 工具跑一下,该工具会自动识别出设计中的时钟。我们在synplify 工具中直接打开自动生成的空sdc文件来编辑产生时钟约束。
2.1) synplify综合完成后,在ISE界面中打开synplify。如下图选择“run with current data”
2.2)在synplify界面中打开sdc文件
在sdc文件编辑界面的“clock object”列表中选取综合工具自动识别出来的时钟,并进行相应的设置,保存后即生成一份sdc文件。
2.3)重新跑一下synplify pro,将自动生成一个synplify.ucf文件。
3)将synplify.ucf文件贴到总设计的ucf文件中,比如top.ucf中。
注意:synplify 重新综合后可能信号名会改变,因此需要重新将新的synplify.ucf贴到总设计的top.ucf文件中。
通过以上方法可以非常方便地生成一份ucf文件。
相关文章推荐
- 用yum安装的JDK如何编写/etc/profile文件的环境变量
- ISE中UCF约束文件的编写
- linux环境下如何编辑察看二进制文件?
- 如何编写训练测试的prototxt配置文件---以Resnet为例
- 域环境下如何保护重要资料文件的安全(一)---EFS加密(上)
- 域环境下如何保护重要资料文件的安全(二)---IRM&RMS(下)
- 如何编写systemctl自启动服务 .service文件
- 如何编写 PAC (Proxy Auto-Config) 文件
- 如何编写批处理文件
- 如何编写高质量的程序 文件的结构管理
- 如何为开发项目编写规范的README文件(windows),此文详解
- VS Code神用法之一:如何用VS Code在mac环境下优雅地编写latex文档
- 如何编写makefile文件
- 属性动画资料文件如何编写?property-animation资源文件 属性动画如何自定义TypeEvaluator
- ISE约束文件*.ucf的写法
- 关于Lumen / Laravel .env 文件中的环境变量是如何生效的
- 如何编写DLL文件(开发环境VS2005)
- 转载 如何用vc编写dll文件
- 在Masm32中如何静态链接自己编写的库文件
- Linux下面如何的proc文件--------编写Linux资源管理器