《CODE》 读书笔记16

第16章，存储器组织

D 型电平触发器=一个反向器+两个与门+两个或非门：



真值表如下：



为了使写入操作更形象重新命名：



上面类型的电路也叫锁存器，下面是简化图：



把1位锁存器组织成多位锁存器，要做的是把写操作端的信号连接到系统中，如下图：



如果要把一个8位二进制数存储在锁存器中，首先要把写操作置1，然后置0，下图是另一种形式表现：



简化图如下：



现在要实现存储8个单独的比特，而不是1个8位二进制数，因为可能只有一个灯泡，如下图可实现：



其中8-1选择器的电路如下：



其真值表如下：



上面8-1选择器通过控制开关能确定控制输出端。

下面讨论用什么装置控制输入端，其中数据输入端包括输入信号和写操作信号。可以把所有的输入信号的输入端连在一起，但是写入信号不能连一起，因为需要单独控制。如下图：



3-8译码器是有3个反向器和8个与门组成，输出端口共有8个，在任何时候译码器只会有一个锁存器的输出为1，其余为0，如下图：



3-8译码器真值表如下：



译码器和选择器具有相同的选择信号，所以将这三个信号一起被称为地址端口！

长度为三位的地址决定了8个锁存器中的哪一个被引用。在3-8译码器的输入端地址起到了决定哪些锁存器可以被写操作的信号触发来保存数据。在输出端，8-1选择器通过地址来选择8个锁存器中的一个，最后将其输出！以上配置也称为读/写存储器或者随机访问存储器 RAM！我们讨论的这种存储器是可以存储8个独立比特的 RAM，其简化图如下：



ps：之所以叫做随机存储访问器，是因为读写都很自由，只需要改变相关地址及相关输入即可。对比顺序型存储结构，是需要遍历的！

RAM 的阵列组合多种多样，如可以通过共享地址的方式可以把两个8*1的 RAM 阵列连接起来，如下图：



我们把其地址和输出分别看成一个整体，就可以得到一个8*2的 RAM 阵列，如下图：



此 RAM 阵列可存储二进制数依然是8个，但是每个数的位宽是2位。

还可以将两个8*1的 RAM 阵列使用一个2-1选择器和一个1-2译码器按照下面连接方式集成：



‘选择’端之所以连接到译码器和选择器，主要作用是在两个8*1RAM阵列中选择一个，本质上扮演了第4根地址线的角色。因此这种结构实质上是一种16*1的 RAM 阵列，如下图：



上图 RAM 阵列存储容量是16个单位，每个单位占1位。