一步一步开始FPGA逻辑设计-学习资料篇
2016-10-16 22:54
274 查看
这里记录着一些学习资料，一次估计是回忆补全的，慢慢补齐吧。
资料主要分为几种，官方的，非官方的，IC相关的，网友Blog，感觉资料太多啦。。。怎么整理是个问题啊
我比较喜欢的官方资料有如下几类
Datasheet：说明手册的文档，Xilinx家通常为DSxxxx规则命名，如DS150为Virtex-6 Family Overview
UserGuide：通常是很详细的使用手册，Xilinx家通常为UGxxxx规则命名，如DS362为Virtex-6 FPGA Clocking Resources User Guide
Application Note：一些例子或者典型案例的说明，有些配有代码，Xilinx家通常为XAPPxxxx规则命名，如DS139为Configuration and Readback of Virtex FPGAs Using JTAG Boundary-Scan
White Paper：一些应用技巧，Xilinx家通常为WPxxxx规则命名，如WP272为Get Smart About Reset Think Local, Not Global
Xcell journal：赛灵思通讯，是一本杂志，通常介绍一些最新案例和前沿技术，一季度一本。通常为Xcellxxxx规则命名，如Xcell92为2015年第三季度的刊物。
当然，官网的知识库是很庞大很系统的，有丰富的专题，其实我觉得什么资料都不用看，知识库是最好的学习资料，从入门到精通，完全没问题。
首先入门的肯定是夏宇文和何宾老师的数，资格亚马逊上一搜就有，主要是这本，确实挺好的入门书籍
还有很多很好的书，
《测试脚本编写 - 用于HDL设计的功能验证》
《RTL设计验证流程》
《HDL芯片设计-使用Verilog或VHDL进行FPAG和ASIC设计、综合、仿真的实用建议》
《高级ASIC芯片综合》
《SOC设计的可重用技术手册》
《Altera FPGA_CPLD设计》
《FPGA团队设计最佳实践》
《FPGA开发全攻略》
《FPGA快速系统原型设计权威指南》
《FPGA经典100问》
《FPGA设计指南：器件、工具和流程》
《FPGA高手设计实战真经100则》
《Verilog HDL 程序设计教程》
《Verilog-AMS设计指南》
《VerilogHDL那些事儿》
《Verilog逻辑设计基础》
《可综合Verilog编码》
《在VLSI物理设计中的关键问题》
《基于AXI4的可编程SOC系统设计》
《完美时序-时钟产生于分发设计指南》
《开放验证方法学指南》
《数字信号处理的FPGA实现》
《深入浅出玩转 FPGA》
《玩转 IP core》
《硬件结构艺术 - 电路设计方法与技术》
《高级FPGA设计-结构、实现和优化》
《高速数字设计》
论文呢，Sunburst Design的论文有很多大神论文
Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog.pdf
Clock Domain Crossing Demystified The Second Generation Solution for CDC Verification.pdf
Coding And Scripting Techniques For FSM Designs With Synthesis-Optimized, Glitch-Free Outputs.pdf
full_case parallel_case, the Evil Twins of Verilog Synthesis.pdf
Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill!.pdf
RTL Coding Styles That Yield Simulation and Synthesis Mismatches.pdf
Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparisons.pdf
Simulation and Synthesis Techniques for Asynchronous FIFO Design.pdf
Synthesis and Scripting Techniques for Designing MultiAsynchronous Clock Designs.pdf
The Fundamentals of Efficient Synthesizable Finite State Machine Design using NC-Verilog and BuildGates.pdf
VERILOG CODING STYLES FOR IMPROVED SIMULATION EFFICIENCY.pdf
Verilog Nonblocking Assignments With Delays, Myths & Mysteries.pdf
暂时先这样吧，后面再整理
资料主要分为几种，官方的，非官方的，IC相关的，网友Blog，感觉资料太多啦。。。怎么整理是个问题啊
官方资料
官方资料全部可以从官网www.xilinx.com下载，或者从官网中国china.xilinx.con我比较喜欢的官方资料有如下几类
Datasheet：说明手册的文档，Xilinx家通常为DSxxxx规则命名，如DS150为Virtex-6 Family Overview
UserGuide：通常是很详细的使用手册，Xilinx家通常为UGxxxx规则命名，如DS362为Virtex-6 FPGA Clocking Resources User Guide
Application Note：一些例子或者典型案例的说明，有些配有代码，Xilinx家通常为XAPPxxxx规则命名，如DS139为Configuration and Readback of Virtex FPGAs Using JTAG Boundary-Scan
White Paper：一些应用技巧，Xilinx家通常为WPxxxx规则命名，如WP272为Get Smart About Reset Think Local, Not Global
Xcell journal：赛灵思通讯，是一本杂志，通常介绍一些最新案例和前沿技术，一季度一本。通常为Xcellxxxx规则命名，如Xcell92为2015年第三季度的刊物。
当然，官网的知识库是很庞大很系统的，有丰富的专题，其实我觉得什么资料都不用看，知识库是最好的学习资料，从入门到精通，完全没问题。
非官方资料
这个太多了，会在这里推荐一些书籍和论文吧。我整理整理。首先入门的肯定是夏宇文和何宾老师的数，资格亚马逊上一搜就有，主要是这本，确实挺好的入门书籍
还有很多很好的书，
《测试脚本编写 - 用于HDL设计的功能验证》
《RTL设计验证流程》
《HDL芯片设计-使用Verilog或VHDL进行FPAG和ASIC设计、综合、仿真的实用建议》
《高级ASIC芯片综合》
《SOC设计的可重用技术手册》
《Altera FPGA_CPLD设计》
《FPGA团队设计最佳实践》
《FPGA开发全攻略》
《FPGA快速系统原型设计权威指南》
《FPGA经典100问》
《FPGA设计指南：器件、工具和流程》
《FPGA高手设计实战真经100则》
《Verilog HDL 程序设计教程》
《Verilog-AMS设计指南》
《VerilogHDL那些事儿》
《Verilog逻辑设计基础》
《可综合Verilog编码》
《在VLSI物理设计中的关键问题》
《基于AXI4的可编程SOC系统设计》
《完美时序-时钟产生于分发设计指南》
《开放验证方法学指南》
《数字信号处理的FPGA实现》
《深入浅出玩转 FPGA》
《玩转 IP core》
《硬件结构艺术 - 电路设计方法与技术》
《高级FPGA设计-结构、实现和优化》
《高速数字设计》
论文呢，Sunburst Design的论文有很多大神论文
Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog.pdf
Clock Domain Crossing Demystified The Second Generation Solution for CDC Verification.pdf
Coding And Scripting Techniques For FSM Designs With Synthesis-Optimized, Glitch-Free Outputs.pdf
full_case parallel_case, the Evil Twins of Verilog Synthesis.pdf
Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill!.pdf
RTL Coding Styles That Yield Simulation and Synthesis Mismatches.pdf
Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparisons.pdf
Simulation and Synthesis Techniques for Asynchronous FIFO Design.pdf
Synthesis and Scripting Techniques for Designing MultiAsynchronous Clock Designs.pdf
The Fundamentals of Efficient Synthesizable Finite State Machine Design using NC-Verilog and BuildGates.pdf
VERILOG CODING STYLES FOR IMPROVED SIMULATION EFFICIENCY.pdf
Verilog Nonblocking Assignments With Delays, Myths & Mysteries.pdf
暂时先这样吧，后面再整理
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- 一步一步开始FPGA逻辑设计-快速上手篇
- 一步一步开始FPGA逻辑设计-写作计划
- 一步一步开始FPGA逻辑设计 - 高速接口之PCIe
- 一步一步开始FPGA逻辑设计 - 高速接口之PCIe
- FPGA学习（第9节）-Verilog设计电路大串讲（误区+组合逻辑+时序逻辑+状态机设计）
- 一步一步学习sqlserver BI--数据仓库设计
- 学习网站设计的开始
- 一步一步学习sqlserver BI--ETL设计
- 一步一步学习Ultimus - 四、流程设计简介_(标准表单)
- 一步一步掌握设计模式一（最简单的开始--单例模式^_^）
- 开始学习设计模式
- 一步一步学习sqlserver BI--ETL设计
- 设计模式之简单工厂模式(“从头开始学习设计模式”系列)
- FPGA学习笔记5-可编程逻辑基础
- Advanced FPGA Design Architecture，Implementation and Optimization学习之高速度结构设计
- Advanced FPGA Design Architecture，Implementation and Optimization学习之面积结构和功耗设计
- 重新一步一步学习Lucene.NET 一个简单的程序开始（1）
- 一步一步学习sqlserver BI--ETL设计
- 我要开始学习设计模式啦
- 一步一步学习Ultimus - 七、流程设计简介_(精简表单)