IO接口标准（3）：HCSL和LPHCSL



HCSL和LPHCSL

1．介绍

LPHCSL（Low-Power HCSL）是为了降低传统的HCSL驱动器的功耗而开发的。LPHCSL的主要优点包括更好的驱动长线的性能，易于AC耦合，减少PCB板子面积，易于布线，降低材料成本，本文将讨论这些优点，重要的是要注意HCSL驱动器与LPHCSL驱动器对HCSL接收器来说都是一样的。

2．HCSL驱动结构

图1传统的和低功耗的HCSL驱动结构的比较



参考图1的HCSL和LPHCSL输出结构图，传统的HCSL输出是通过控制正负输出差分对中的15mA电流，显然电源功耗为15mA
* 3.3V约50mW。而LPHCSL不是采用传统的HCSL的电流驱动，而是采用推-拉（push-pull）电压驱动，电流消耗大约4到5mA。

图5和图6显示传统的HCSL与LPHCSL的终端匹配方法：



驱动器本身具有17欧姆的输出阻抗，所以，需要串联一个33欧姆的电阻，以获得与50欧姆传输线的匹配。对于传统的HCSL，为了避免出现过度的振铃，串联电阻RS是必须要的。

某些接收器片内可能有一个100欧姆的差分终端，这样的接收器通常更常见，因为可以处理比较宽范围的幅度和共模电压，以及可能要去AC耦合的时钟信号，LPHCSL驱动器可以稳定驱动双终端（在源和接收处都有终端电阻）。

从图6，我们可以看得出LPHCSL并不需要对地的终端电阻。而由于功耗的原因，传统的HCSL驱动器不可能就将终端电阻集成到内部，尤其是芯片有许多输出的时候。很显然，LPHCSL相对于传统HCSL使用了更少的元件，降低了板子面积和材料成本。

从原理上，传统的HCSL要求DC耦合，而LPHCSL并不要求DC耦合。我们可以将AC耦合电容串接到线路上，这样做并不会影响信号的摆幅和终端属性。而传统的HCSL使用AC耦合时，必须仔细考虑对地的DC路径，还可能需要额外增加元件。

PCIe时钟要求的上升速率为0.6V/ns到4.0V/ns，LPHCSL在驱动长线时能提供更高的上升速率。而传统的HCSL驱动取决于外部50欧姆终端来产生时钟的下降沿，这使得上升/下降匹配非常困难，因为仅时钟的上升沿受传统HCSL输出控制，而LPHCSL输出控制时钟的上升沿和下降沿，LPHCSL更快的上升速率对驱动长线时非常重要的。

3．结论

LPHCSL不仅显著地降低了功耗，而且能更好地驱动长线，节省板子面积，减少成本，更易于驱动AC耦合传输线，LPHCSL的使用会越来越广泛。

表1：传统的HCSL与低功耗的HCSL比较总结

	传统的HCSL	LP-HCSL
每个驱动的电源电流	15mA	4-5mA
可采用的输出驱动器电源电压VDD	降至2.5V	降至1.05V
30度pcb线后的转换速率	0.8V/ns	1.2V/ns
每个差分输出要求的无源器件	4个电阻	不需要集成终端