全加器，加法器

1、全加器

一位加法器又叫一位全加器（一位全加器是加法运算的基础）

一位全加器真值表：

Xi	Yi	Ci-1	Si	Ci
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

一位全加器原理图：



*********************************************************************************

2、并行加法器又叫超前进位加法器（摘自《verilog数字系统设计教程（第二版）》夏宇闻）

需要注意的是：

　　并行加法器即超前进位加法器是通过推导逻辑运算，提前知道各个位的进位数字，如下公式就是推倒的各位的进位结果。

　　串行加法器是通过我们电路连接一眼就可以看出来的设计，没有经过逻辑推导运算

　　并行进位公式：



**********************************************************************************************

made by qidaiYMM, your comment is appreciated.

email:1519882610@qq.com