fpga设计思想(一):三种建模方式
2015-09-23 22:34
218 查看
大四了,准备找fpga方面的工作,前几天参加了杭州海康威视的面试,打击很大,笔试题目都很简单,但考查内容却很全面,对fpga设计思想、时序约束、sopc都有所考察。虽然自己都做出来了,可是还没接到面试的通知,我想是是因为自己是本科的原因吧,一起笔试fpga的都是研究生。为工作的事烦心的,只能默默加油,从今天开始我会整理一些博客,算是自己的一点经验之谈。
HDL建模时,除了可以用不同层次的基本描述方式建模外,还可以根据其对信号的描述方式不容划分为以下三种:/
1、数据流建模
2、行为建模
3、结构化建模
在模块中对信号资源分配(或组合逻辑的连接)的描述,成为数据流描述,或称为数据流描述;在模块中对信号的行为进行描述,成为行为描述,或行为建模;将很多模块组织成一个更大的模块,这种描述称为结构化描述,即结构化建模。
(1)数据流建模之二选一多路器:
module two_one(a,b,s,out);
input a;
input b;
input
s;
output
out;
assign f = (a & ~s) |(b & s);
endmodule
(2)行为建模
module two_one(a,b,s,out);
input
a,b,clk,s;
output
out;
reg out;
always @(a,b,s)
begin
out <= s ? a : b;
end
endmodule
(3)结构化建模
代码就不写了,主要思想就是模块化编写。
HDL建模时,除了可以用不同层次的基本描述方式建模外,还可以根据其对信号的描述方式不容划分为以下三种:/
1、数据流建模
2、行为建模
3、结构化建模
在模块中对信号资源分配(或组合逻辑的连接)的描述,成为数据流描述,或称为数据流描述;在模块中对信号的行为进行描述,成为行为描述,或行为建模;将很多模块组织成一个更大的模块,这种描述称为结构化描述,即结构化建模。
(1)数据流建模之二选一多路器:
module two_one(a,b,s,out);
input a;
input b;
input
s;
output
out;
assign f = (a & ~s) |(b & s);
endmodule
(2)行为建模
module two_one(a,b,s,out);
input
a,b,clk,s;
output
out;
reg out;
always @(a,b,s)
begin
out <= s ? a : b;
end
endmodule
(3)结构化建模
代码就不写了,主要思想就是模块化编写。
相关文章推荐
- 《FPGA嵌入式项目开发实战》
- 关于FPGA中的Logic Cells, Logic Slices, Configurable Logic Blocks and Gates
- DSP多网口开发板
- Utilities Zynq in a PL only configuration
- ARM+FPGA核心板
- DSP+ARM+FPGA核心板
- 基于VHDL的按键扫描程序
- Xilinx FPFA中LUT4_L 元件的使用
- ISE 综合面积报告分析
- 深圳嵌入式培训 修练软硬件之功 高薪一路相伴
- FPGA点灯
- 深圳视晶无线技术有限公司 狗血经历
- 卫星导航同步时的环路更新时间架构
- 载波同步环路的带宽与信噪比相关问题
- 如何解决NO EPCS LAYOUT DATA --- LOOKING FOR SECTION [EPCS-XXXXXX]
- FPGA基于CORDIC算法的求平方实现
- 应用matlab&modelsim设计FPGA算法(1)
- 《Xilinx可编程逻辑器件设计与开发(基础篇)》连载21:Spartan-6的时钟资源
- 阻塞与非阻塞(blocking and non-blocking)
- FPGA里怎么做小数乘法