CPLD和FPGA中不同电压的JTAG电路设计注意事项
2015-02-27 10:52
393 查看
在初次的cpld电路设计的时候，遇到了这样的一个问题，整个系统是3.3V的系统，选用的cpld是XC9536-10VQ44C，芯片供电电压5V。他的io可以配置成3.3V和5V两种形式，因此，选用的时候，io口配置成了3.3V如下图，问题就有了，那在设计jtag的时候，上拉电阻应该上拉到那个电压呢？实验证明，jtag应该上拉到与io口相同的电平上。而上拉到供电电压的现象并不是损坏芯片，而是导致不能正常下载程序，具体到软件上的显示就是不能正确读出”Device
IDCODE “。几幅关键的截图如下：
----------------------------------------------------------------------------------------------------------------------------------------------------------------
IDCODE “。几幅关键的截图如下：
----------------------------------------------------------------------------------------------------------------------------------------------------------------
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- CPLD和FPGA中不同电压的JTAG电路设计注意事项
- CAN总线接口电路设计注意事项
- STM32硬件电路设计注意事项
- tmote设计（四） - CC2420(射频电路设计注意事项)
- CPLD/FPGA/Verilog_设计资料_高性能电路设计
- CPLD/FPGA/Verilog_高速电路设计/信号完整性的一些基本概念
- SoC FPGA JTAG电路设计 要点
- FPGA下载配置电路注意事项
- CPLD/FPGA/Verilog_高速电路设计/信号完整性的一些基本概念
- STM32控制直流电机笔记（一）——电源转换和电机驱动电路设计及注意事项
- FPGA学习及设计中的注意事项
- FPGA设计的注意事项
- 台湾人写的《CPU/SOC及外围电路应用设计--基于FPGA/CPLD》
- 设计硬件电路注意事项
- CPLD/FPGA/Verilog_高速电路设计/信号完整性的一些基本概念
- STM32硬件电路设计注意事项
- 绘制电路原理图的注意事项
- 用Quartus II + Verilog 做FPGA/CPLD设计/仿真的几个基本问题(自己总结的,对初学者有效)
- 导柱导向机构设计的注意事项
- 设计数据仓库的注意事项(Part I)