Cadence之OrCAD Capture CIS原理图工具使用小结
2014-08-24 20:59
423 查看
文章地址:http://www.cnblogs.com/asus119/archive/2012/07/24/2607257.html
使用过Cadence也有一段时间了,现在对其原理图工具的使用做一小结。
1、多张Page页面时,信号的连接
对于较复杂的设计,一般都会将整个设计细分成各个模块来设计,以便于阅读和管理,这时就会用到多张Page页面。在Capture CIS中,用于信号连接的有三种:网络标号、Hierarchical Port、Off-Page Connector。它们的应用场合各不相同,网络标号通常用于当前Page中的信号连接;Hierarchical Port用于层次设计时各层信号的连接;而Off-Page
Connector则是用于平坦式设计时的不同Page间信号的连接。它们虽然可以通用,但是不注意的话就容易出问题,比如:将Hierarchical Port用于平坦式电路设计的不同Page信号的连接,虽然也可以用,但是必须保证所连接信号的端口类型一致,如:当前Page中的CLK信号用了该类型端口,为Input(或Output)类型,那么在其他Page中的该CLK信号也必须为Input(或Output)类型的,否则就会出错。但是,如果用Off-Page
Connector的话,就不会有这样的区分,不会出错,推荐使用。
因此,为了保证设计的准确,建议还是要遵守原理图设计的规范。
2、多Page页面设计时,显示页间标识符
在大型设计中,Page众多、信号众多,为了显示的直观,可将各Page页面中的信号添加上页间标识符。方法如下:
A、在Tool下调出Annotate注释窗口,在Packaging一栏的Action中选择Add Intersheet References。如下图:
B、出现Intersheet References窗口,可设置标识符的偏移位置,格式,等等。
这里设置X轴偏移10,格式为{n},其它默认即可,OK即可,如下图:
C、设置完成后的效果如下图,这样每个信号所在的Page页面就都标注出来了,可方便的对各信号进行管理,直观明了。
3、元件某属性隐藏后,如何再次显示该属性
这里以电阻元件的Value属性为例说明。步骤如下:
A、双击元件打开元件属性窗口。
B、点击Value栏,然后点击窗口上方的Display按钮,将显示属性中的Format切换为需要显示的状态,OK即可。
C、返回原理图,之前隐藏的Value属性再次显示出来了。
在用OrCad Capture CIS画电路原理图时,不同电路图页面之间的信号互联,单信号线(wire)用分页端口连接器(Off Page Connector)实现互联,总线(Bus)用端口(Port)实现互连(也可以用分页端口连接器(Off Page Connector))。 2. 特别注意:在FPGA原理图设计中,在为FPGA设计原理图符号时,一般要将FPGA分为多个部分,这时一定要注意在管脚功能划分时,要将Bank2中用于配置的管脚,包括:配置模式选择管脚M0、M1,CCLK,DIN,INIT_B等与TMS,TCK,TDO,TDI等一起划分到FPGA的配置(Configuration)部分。
3. 在OrCad Capture CIS中制作原理图符号时,如果器件有多个(两个以上)管脚名称(pin name)相同,在保存该元件时就会弹出以下警告信息
使用过Cadence也有一段时间了,现在对其原理图工具的使用做一小结。
1、多张Page页面时,信号的连接
对于较复杂的设计,一般都会将整个设计细分成各个模块来设计,以便于阅读和管理,这时就会用到多张Page页面。在Capture CIS中,用于信号连接的有三种:网络标号、Hierarchical Port、Off-Page Connector。它们的应用场合各不相同,网络标号通常用于当前Page中的信号连接;Hierarchical Port用于层次设计时各层信号的连接;而Off-Page
Connector则是用于平坦式设计时的不同Page间信号的连接。它们虽然可以通用,但是不注意的话就容易出问题,比如:将Hierarchical Port用于平坦式电路设计的不同Page信号的连接,虽然也可以用,但是必须保证所连接信号的端口类型一致,如:当前Page中的CLK信号用了该类型端口,为Input(或Output)类型,那么在其他Page中的该CLK信号也必须为Input(或Output)类型的,否则就会出错。但是,如果用Off-Page
Connector的话,就不会有这样的区分,不会出错,推荐使用。
因此,为了保证设计的准确,建议还是要遵守原理图设计的规范。
2、多Page页面设计时,显示页间标识符
在大型设计中,Page众多、信号众多,为了显示的直观,可将各Page页面中的信号添加上页间标识符。方法如下:
A、在Tool下调出Annotate注释窗口,在Packaging一栏的Action中选择Add Intersheet References。如下图:
B、出现Intersheet References窗口,可设置标识符的偏移位置,格式,等等。
这里设置X轴偏移10,格式为{n},其它默认即可,OK即可,如下图:
C、设置完成后的效果如下图,这样每个信号所在的Page页面就都标注出来了,可方便的对各信号进行管理,直观明了。
3、元件某属性隐藏后,如何再次显示该属性
这里以电阻元件的Value属性为例说明。步骤如下:
A、双击元件打开元件属性窗口。
B、点击Value栏,然后点击窗口上方的Display按钮,将显示属性中的Format切换为需要显示的状态,OK即可。
C、返回原理图,之前隐藏的Value属性再次显示出来了。
在用OrCad Capture CIS画电路原理图时,不同电路图页面之间的信号互联,单信号线(wire)用分页端口连接器(Off Page Connector)实现互联,总线(Bus)用端口(Port)实现互连(也可以用分页端口连接器(Off Page Connector))。 2. 特别注意:在FPGA原理图设计中,在为FPGA设计原理图符号时,一般要将FPGA分为多个部分,这时一定要注意在管脚功能划分时,要将Bank2中用于配置的管脚,包括:配置模式选择管脚M0、M1,CCLK,DIN,INIT_B等与TMS,TCK,TDO,TDI等一起划分到FPGA的配置(Configuration)部分。
3. 在OrCad Capture CIS中制作原理图符号时,如果器件有多个(两个以上)管脚名称(pin name)相同,在保存该元件时就会弹出以下警告信息
相关文章推荐
- Cadence之OrCAD Capture CIS原理图工具使用小结
- 关闭Cadence Orcad Capture CIS原理图弹出startpage页面的方法
- Cadence Capture CIS / OrCAD Capture 原理图中显示封装“Show Footprint”的问题
- 关闭Cadence Orcad Capture CIS原理图弹出startpage页面的方法
- 使用Ultra Librarian生成Cadence Allegro的PCB封装库和OrCAD Capture CIS的原理图库
- orcad capture CIS 使用
- Cadence OrCAD capture CIS在win7 64位下打开未响应的根本解决方法
- Cadence 16.5 OrCAD Capture CIS 突然打不开(解决办法)
- OrCAD Capture CIS 原理图绘制时Place Power(放置电源符号)中各个符号的区别
- 主题:java 编码转换工具 native2ascii (中文与Unicode等互转)使用小结
- 设计数据库存取层生成工具(六) 配置、使用与小结
- 使用Capture画原理图
- 使用node-webkit实现打包工具的小结
- 关于allegro16.6 orCAD capture CIS 创建网表出现错误的问题解决方法
- Cadence Orcad 无法启动出现Capture.exe找不到cdn_sfl401as.dll问题
- 小结 虚拟串口测试和串口工具的使用
- 每天进步一点点------ORCAD Capture CIS
- java keytool证书工具使用小结
- Orcad Capture CIS弹出msvcr90.dll的解决办法
- java keytool证书工具使用小结