信号完整性之差分对设计3（仿真差分对）

对差分对仿真，首先要提取差分对的拓扑，然后对其进行仿真并对仿真结果进行分析。

（1）启动Allegro PCB SI GXL，打开D:\diffPair\PCI4.brd。

（2）执行Analyze->Preferences，弹出Analysis Preferences对话框。



（3）在InterconnectModels标签页设置Percent Manhattan为100，Default Impedance为100ohm，Default Diff-Velocity为1.4142e+008 M/s，选择Differential Extraction Mode。



（4）单击OK，关闭对话框。

（5）执行Setup，Constraint，Electrical，弹出Allegro Constraint Manager窗口。

（6）在Allegro Constraint Manager选择Net，Routing，Differential Pair表格：



（7）在表格的objects栏选择DP_LOOPIN，单击右键，选择SigXplorer，弹出SigXplorer PCB SI GXL窗口，该窗口显示了理想耦合传输线模型的差分对拓扑。



（8）选择Parameters表格，在Name栏显示CIRCUIT，展开CIRCUIT



（9）单击tlineDelayMode表格time，选择length，按Tab，拓扑参数变为长度单位。



（10）File->Save

（11）设置仿真参数，在SigXplorer PCB SI GXL窗口执行Analyze-Preferences，弹出Analysis Preferences对话框。

（12）设置Pulse Stimulus。



（13）设置Simulation Parameters。



（14）设置Simulation Modes。



（15）设置Measurement Modes。



（16）单击OK，关闭Analysis Preferences。

（17）设置差分驱动器激励，单击U27上文本TRISTATE，弹出IO Cell（U27）Stimulus Edit。



（18）选中Custom，将Stimulus Type改为SYNC。



（19）设置Frequency为400MHz，Init为0，Switch At为BOTH，单击Random，在弹出的窗口中输入1024。



（20）单击OK，关闭对话框。

（21）执行Analyze->Simulate，开始仿真，时间有点久，因为Pattern长度为1024，当仿真完成时弹出SigWave窗口。



（22）从SigWave窗口执行Graph-Eye Diagram Preferences，弹出Eye Diagram Preferences对话框，Clock Freq设置为400MHz，No.为1，Clock Offset为1/2时钟周期，就是1.25ns，Clock Start为0s。



（23）单击OK，执行Graph-Eye Diagram Mode。



（24）右击Sim1：...Pulse Typ Reflection，选择Hide All Subitems，所有波形都不显示，展开Sim1：...Pulse Typ Reflection，右击PCI4 U37 39_PCI4 U37 38_diff选择Display。



（25）Zoom-Specific Size，设置0到2ns显示。



（26）单击

添加标志线：



（27）File->Save，文件名设为diff_sim.top。