Cadence 信号完整性（二）-- 电源完整性理论基础2

3.同步开关噪声分析

同步开关噪声SSN是指当器件处于开关状态，产生瞬间变化的电流，在经过回流途径上存在的电感时，形成交流压降，从而引起噪声。如果是由于封装电感引起地平面的波动，造成芯片地和系统地不一致，这种现象称为地弾，Ground Bounce。同样，如果是由于封装电感引起的芯片和系统电源差异，就称为电源反弹，Power Bounce。所以，严格地说，同步开关噪声并不完全是电源的问题，它对电源完整性产生的影响最主要表现为地/电源反弹现象。

同步开关噪声主要是伴随着器件的同步开关输出而产生，开关速度越快，瞬间电流变化越显著，电流回路上的电感越大，则产生的SSN越严重。

可将SSN分为两种情况：芯片内部开关噪声和芯片外部开关噪声

1）芯片内部开关噪声

在瞬间开关时，加载在芯片上电源电压会下降。如果多个驱动级同时工作，会造成更大的电源压降，从而造成器件的驱动能力将降低，电路速度会减慢。通常可以采取如下措施。

①降低芯片内部驱动器的开关速率和同时开关数目，不过这种方式不现实，因为电路设计的方向就是更快、更密。

②降低系统供给电源的电感，高速电路设计中要求使用单独的电源层，并让电源层和地平面尽量接近。

③降低芯片封装中的电源和地引脚的电感，如增加电源/地的引脚数目，减短引线长度，尽可能采用大面积覆铜。

④增加电源和地的相互耦合电感也可以减小回路总的电感，因此要让电源和地的引脚成对分布，并尽量靠近。

⑤给系统电源增加旁路电容，这些电容可以给高频的瞬间交流信号提供低电感的旁路，而变化缓慢的信号仍然走系统电源回路。

2）芯片外部开关噪声

它和内部开关噪声最显著的区别在于计算开关噪声时需要考虑信号线的电感，而且对于不同的开关状态，其电流回路也不同，1》0跳变时，回流不经过封装的电源引脚；0》1跳变时，回流不经过封装的地引脚。

降低芯片外部开关噪声的方法有以下三种：

①降低芯片内部驱动器的开关速率和同时开关的数目。

②降低封装回路电感，增加信号和电源和地的耦合电感。

③在封装内部使用旁路电容，这样能让电源和地共同分担电流回路，可以减少等效电感。但对于系统电源的旁路电容使用将不会影响地弾噪声的大小。

4.旁路电容的特性和应用

无论是降低电源平面阻抗，还是减少同步开关噪声，旁路电容都起着很大作用，电源完整性设计的重点也在如何合理地选择和放置这些电容。说到电容，各种各样的叫法就会让人头晕目眩，如旁路电容、去耦电容、滤波电容等，其实无论如何称呼，它的原理都是一样的，即利用对交流信号呈现低阻抗的特性。

工作频率越高，电容值越大则电容的阻抗越小。在电路中，如果电容起的主要作用是给交流信号提供低阻抗的通路，就称为旁路电容；如果主要是为了增加电源与地的交流耦合，减少交流信号对电源的影响，就可以称为去耦电容；如果用于滤波电路中，那么又可以称为滤波电容；除此以外，对于直流电压，电容器还可作为电路储能，利用充放电起到电池的作用。

5.电容的摆放及layout

高频的小电容对瞬间电流的反应最快。例如，一块IC附近有两个电容，一个是2.2UF，另一个是0.01UF。当IC同步开关输出时，瞬间提供电流的肯定是0.01UF的小电容，而2.2UF的电容则会过一段时间才响应，即便小电容离IC远一些，只要它的寄生电感比大电容小，那么它依然是瞬间电流的主要提供者。所以，高速设计中的关键就是高频小电容的处理，要尽可能摆放地离芯片电源引脚接近，以达到最佳的旁路效果。高速PCB布线中对电容处理的要求，简单地说就是要降低电感。实际在layout中具体措施有以下6项：

①减小电容引线/引脚的长度。

②使用宽的连线。

③电容尽量靠近器件，并直接和电源引脚相连。

④降低电容的高度，使用表贴型电容。

⑤电容之间不要公用过孔，可以考虑打多个过孔接电源/地。

⑥电容的过孔要尽量靠近焊盘。