译码器
2013-03-23 17:51
85 查看
相关文章推荐
- 【连载】 FPGA Verilog HDL 系列实例--------8-3 BCD七段显示译码器
- 每天进步一点点------基础实验_05_译码器 ：3位输入8位输出译码器
- 霍夫曼编码/译码器
- 2.3.第八个实验--使用38译码器驱动数码管
- 基于proteus的51单片机仿真实例七十四、4-16译码器74HC154应用实例
- FPGA作业2：利用veilog设计4-16译码器
- 哈夫曼编码/译码器
- 双二进制（DVB-RCS）的turbo码的MAX-LOG-MAP译码器工作流程
- 每天进步一点点------基础实验_06_优先译码器 ：优先译码器
- 【冬瓜哥手绘】致敬龙芯！冬瓜哥手工设计了一个CPU译码器！
- 译码器的定义及功能
- 基于proteus的51单片机仿真实例七十八、使用BCD译码器实现8位数码管显示应用实例
- Verilog RTL 代码设计——译码器&计数器
- 基于VHDL的层次化设计：异步清零和同步使能4位十六进制加法计数器和七段显示译码器的元件例化实现
- 如何通过3/8译码器扩展处理器片选信号 推荐
- 3-8译码器的功能与实现
- 哈夫曼编/译码器
- 51单片机 数码管的显示与译码器
- 计算机硬件入门 之 译码器（以74LS138为例）
- Verilog设计译码器、计数器