PCB布线规则
2012-12-14 15:11
246 查看
在我们进行PCB画板制作的过程中，电磁兼容性的考虑是一直贯穿其中的。比如元器件的选择，布局，布线，覆铜。
布线在PCB画板中是非常重要的一部分，因为我们的信号，电源，都是通过PCB板上的铜线进行传导的。所以布线的合理与否直接关系到我们的信号能否正常传递。
二 几个基本概念
容性耦合，感性耦合
我们脱离基本学科上讲解的关于电容，电感，电阻的理想条件的概念，那么我们就会知道。电容不只有容性，也会表现出感性，而电感亦然。
2.1容性耦合
又称电场耦合或静电耦合，是由于分布电容的存在而产生的一种耦合方式。
耦合是指信号由第一级向第二级传递的过程，一般不加注明时往往是指交流耦合。
退耦是指对电源采取进一步的滤波措施，去除两级间信号通过电源互相干扰的影响。耦合常数是指耦合电容值与第二级输入阻抗值乘积对应的时间常数。
我们举个例子来说明下导线的容性耦合
当我们把导线1上的电压V1当做噪声源，导线2当做敏感电路或接收器时，任何直接连接到源上的电容都可以忽略，电路可等
效为：
利用复阻抗的概念我们不难得出：
这样我们来进行下数学推算
如果
这在大多数情况下，都是正确的。此时：
噪声电压直接正比与：噪声源的频率、耦合电容、噪声源电压以及接收电路对电阻
电场耦合可以看作是一个连接在接受电路与地之间的电流源。
减少噪声电压的方法：
一般噪声源的频率和电压都不能改变，所以我们只能通过小耦合电容或接收电路的电阻来降低噪声电压。
耦合电容的减小可以采用合理放置导线的位置、屏蔽或增加空间距离的方法实现。增加空间距离是常用的方法。
导线间距是导线直径3倍时，耦合为0dB；
当导线被分开距离大于其直径40倍时，就在也得不到有效的衰减。
导线间距对电容性耦合的影响
接收器输入电阻很大时：
此时：
这种情况下：
接收器上噪声电压的大小取决于耦合电容和接收器对地电容的分压比。噪声电压与频率无关，并且比接收器输入电阻较小时大得多
2.2感性耦合
当电流I流入一个闭合回路是，会产生磁通量Φ，它与电流的大小成正比，比例常数是自感系数L:
Φ=LI
当电流流入一个闭合回路，并在另一个回路中产生磁通量是，回路1和回路2之间存在互感M12:
法拉第定律：磁通密度为B的磁场，在面积为A的闭合回路中产生的感应电压为：
如果闭合回路固定不变，而磁通密度随时间呈正弦变化：
感应噪声与被干扰回路面积的关系
感性耦合的基本公式：
减小感性耦合的方法：
为了减小噪声电压，B、A、cosθ都必须减小。可以通过电路的位置分开或采用绞合线的办法减小B。
三 两者区别
讲了这么多数学计算，我们对磁场和电厂耦合就有了很清晰的数学了解。那么如何区分他们呢？
其实顾名思义，磁场耦合，起作用的就是磁场，电厂耦合呢，当然起作用的就是电厂了。我们只要是知道在电路中哪个电厂作用大，哪个磁场作用大就好了。还是理论上说明下吧。
磁场耦合与电场耦合的区别：
1、磁场耦合产生的噪声电压，是串联在接收到线之中的；
2、电场耦合噪声电流使在接收导线和地之间产生的。
磁场耦合与电场耦合的区分方法：
测量电缆一端阻抗上的噪声电压，同时减小电缆另一端的阻抗，如测得的噪声电压减小了，是电场耦合；若测得的电压增大了，则是磁场耦合。那么在电路设计中我们如何减少电厂耦合和磁场耦合呢？当然是有些经验的。
四 PCB布线规则
pcb布线规则,布板需要注意的点很多，但是基本上注意到了下面的这此规则，LAYOUT PCB应该会比较好，不管是高速还是低频电路，都基本如此。
1. 一般规则
1.1 PCB板上预划分数字、模拟信号布线区域。
1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。
1.3 高速数字信号走线尽量短。
1.4 敏感模拟信号走线尽量短。
1.5 合理分配电源和地。
1.6 DGND、AGND、实地分开。
1.7 电源及临界信号走线使用宽线。
2. 元器件放置
2.1 在系统电路原理图中：
a) 划分数字、模拟、及其相关电路；
b) 在各个电路中划分数字、模拟、混合数字/模拟元器件；
c) 注意各IC芯片电源和信号引脚的定位。
2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1)，数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。
Note:当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。
2.3 初步划分完毕後，从Connector和Jack开始放置元器件：
a) Connector和Jack周围留出插件的位置；
b) 元器件周围留出电源和地走线的空间；
c) Socket周围留出相应插件的位置。
2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等)：
a) 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；
b) 将元器件放置在数字和模拟信号布线区域的交界处。
2.5 放置所有的模拟器件：
a) 放置模拟电路元器件，包括DAA电路；
b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面；
c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件；
d) 对於串行DTE模块，DTE EIA/TIA-232-E
系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。
2.6 放置数字元器件及去耦电容：
a) 数字元器件集中放置以减少走线长度；
b) 在IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI；
c) 对并行总线模块，元器件紧靠。Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in；
d) 对串行DTE模块，接口电路靠近Connector；
e) 晶振电路尽量靠近其驱动器件。
2.7 各区域的地线，通常用0 Ohm电阻或bead在一点或多点相连。
3. 信号走线
3.1 Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示：
3.2 数字信号走线尽量放置在数字信号布线区域内；模拟信号走线尽量放置在模拟信号布线区域内；(可预先放置隔离走线加以限定，以防走线布出布线区域)数字信号走线和模拟信号走线垂直以减小交叉耦合。
3.3 使用隔离走线(通常为地)将模拟信号走线限定在模拟信号布线区域。
a) 模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil；
b) 数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil，其中一面PCB板边应布200mil宽度。
3.4 并行总线接口信号走线线宽>10mil(一般为12-15mil)，如/HCS、/HRD、/HWT、/RESET。
3.5 模拟信号走线线宽>10mil(一般为12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。
3.6 所有其它信号走线尽量宽，线宽>5mil(一般为 10mil)，元器件间走线尽量短(放置器件时应预先考虑)。
3.7 旁路电容到相应IC的走线线宽>25mil，并尽量避免使用过孔。
3.8 通过不同区域的信号线(如典型的低速控制/状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面， 隔离地线可走到PCB的另一面以跳过信号走线而保持连续。
3.9 高频信号走线避免使用90度角弯转，应使用平滑圆弧或45度角。
3.10 高频信号走线应减少使用过孔连接。
3.11 所有信号走线远离晶振电路。
3.12 对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。
3.13 DAA电路中，穿孔周围(所有层面)留出至少60mil的空间。
3.14 清除地线环路，以防意外电流回馈影响电源。
4. 电源
4.1 确定电源连接关系。
4.2 数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间.在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。
4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil的电源走线环绕该电路。(另一面须用数字地做相同处理)
4.4 一般地，先布电源走线，再布信号走线。
5. 地
5.1双面板中，数字和模拟元器件(除DAA)周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连:Modem
DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
5.2 四层板中，使用数字和模拟地区域覆盖数字和模拟元器件(除DAA)；Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
5.3 如设计中须EMI过滤器，应在接口插座端预留一定空间，绝大多数EMI器件(Bead/电容)均可放置在该区域;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。
5.4 每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等，每个功能模块的电源/地只能在电源/地的源点相连。
5.5 对串行DTE模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。
5.6 地线通过一点相连，如可能，使用Bead；如抑制EMI需要，允许地线在其它地方相连。
5.7 所有地线走线尽量宽，25-50mil。
5.8 所有IC电源/地间的电容走线尽量短，并不要使用过孔。
6. 晶振电路
6.1 所有连到晶振输入/输出端(如XTLI、XTLO)的走线尽量短，以减少噪声干扰及分布电容对Crystal的影响。XTLO走线尽量短，且弯转角度不小於45度。(因XTLO连接至上升时间快，大电流之驱动器)
6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上离晶振最近的DGND引脚，且尽量减少过孔。
6.3 如可能，晶振外壳接地。
6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。
6.5 晶振电容的地直接连接至 Modem的GND引脚，不要使用地线区域或地线走线来连接电容和Modem的GND引脚。
7. 使用EIA/TIA-232接口的独立Modem设计
7.1 使用金属外壳。 如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小EMI。
7.2 各电源线上放置相同模式的Choke。
7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector。
7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。
7.5 EIA/TIA-232电缆信号地接至数字地。
布线在PCB画板中是非常重要的一部分，因为我们的信号，电源，都是通过PCB板上的铜线进行传导的。所以布线的合理与否直接关系到我们的信号能否正常传递。
二 几个基本概念
容性耦合，感性耦合
我们脱离基本学科上讲解的关于电容，电感，电阻的理想条件的概念，那么我们就会知道。电容不只有容性，也会表现出感性，而电感亦然。
2.1容性耦合
又称电场耦合或静电耦合，是由于分布电容的存在而产生的一种耦合方式。
耦合是指信号由第一级向第二级传递的过程，一般不加注明时往往是指交流耦合。
退耦是指对电源采取进一步的滤波措施，去除两级间信号通过电源互相干扰的影响。耦合常数是指耦合电容值与第二级输入阻抗值乘积对应的时间常数。
我们举个例子来说明下导线的容性耦合
当我们把导线1上的电压V1当做噪声源，导线2当做敏感电路或接收器时，任何直接连接到源上的电容都可以忽略，电路可等
效为：
利用复阻抗的概念我们不难得出：
这样我们来进行下数学推算
如果
这在大多数情况下，都是正确的。此时：
噪声电压直接正比与：噪声源的频率、耦合电容、噪声源电压以及接收电路对电阻
电场耦合可以看作是一个连接在接受电路与地之间的电流源。
减少噪声电压的方法：
一般噪声源的频率和电压都不能改变，所以我们只能通过小耦合电容或接收电路的电阻来降低噪声电压。
耦合电容的减小可以采用合理放置导线的位置、屏蔽或增加空间距离的方法实现。增加空间距离是常用的方法。
导线间距是导线直径3倍时，耦合为0dB；
当导线被分开距离大于其直径40倍时，就在也得不到有效的衰减。
导线间距对电容性耦合的影响
接收器输入电阻很大时：
此时：
这种情况下：
接收器上噪声电压的大小取决于耦合电容和接收器对地电容的分压比。噪声电压与频率无关，并且比接收器输入电阻较小时大得多
2.2感性耦合
当电流I流入一个闭合回路是，会产生磁通量Φ，它与电流的大小成正比，比例常数是自感系数L:
Φ=LI
当电流流入一个闭合回路，并在另一个回路中产生磁通量是，回路1和回路2之间存在互感M12:
法拉第定律：磁通密度为B的磁场，在面积为A的闭合回路中产生的感应电压为：
如果闭合回路固定不变，而磁通密度随时间呈正弦变化：
感应噪声与被干扰回路面积的关系
感性耦合的基本公式：
减小感性耦合的方法：
为了减小噪声电压，B、A、cosθ都必须减小。可以通过电路的位置分开或采用绞合线的办法减小B。
三 两者区别
讲了这么多数学计算，我们对磁场和电厂耦合就有了很清晰的数学了解。那么如何区分他们呢？
其实顾名思义，磁场耦合，起作用的就是磁场，电厂耦合呢，当然起作用的就是电厂了。我们只要是知道在电路中哪个电厂作用大，哪个磁场作用大就好了。还是理论上说明下吧。
磁场耦合与电场耦合的区别：
1、磁场耦合产生的噪声电压，是串联在接收到线之中的；
2、电场耦合噪声电流使在接收导线和地之间产生的。
磁场耦合与电场耦合的区分方法：
测量电缆一端阻抗上的噪声电压，同时减小电缆另一端的阻抗，如测得的噪声电压减小了，是电场耦合；若测得的电压增大了，则是磁场耦合。那么在电路设计中我们如何减少电厂耦合和磁场耦合呢？当然是有些经验的。
四 PCB布线规则
pcb布线规则,布板需要注意的点很多，但是基本上注意到了下面的这此规则，LAYOUT PCB应该会比较好，不管是高速还是低频电路，都基本如此。
1. 一般规则
1.1 PCB板上预划分数字、模拟信号布线区域。
1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。
1.3 高速数字信号走线尽量短。
1.4 敏感模拟信号走线尽量短。
1.5 合理分配电源和地。
1.6 DGND、AGND、实地分开。
1.7 电源及临界信号走线使用宽线。
2. 元器件放置
2.1 在系统电路原理图中：
a) 划分数字、模拟、及其相关电路；
b) 在各个电路中划分数字、模拟、混合数字/模拟元器件；
c) 注意各IC芯片电源和信号引脚的定位。
2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1)，数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。
Note:当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。
2.3 初步划分完毕後，从Connector和Jack开始放置元器件：
a) Connector和Jack周围留出插件的位置；
b) 元器件周围留出电源和地走线的空间；
c) Socket周围留出相应插件的位置。
2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等)：
a) 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；
b) 将元器件放置在数字和模拟信号布线区域的交界处。
2.5 放置所有的模拟器件：
a) 放置模拟电路元器件，包括DAA电路；
b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面；
c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件；
d) 对於串行DTE模块，DTE EIA/TIA-232-E
系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。
2.6 放置数字元器件及去耦电容：
a) 数字元器件集中放置以减少走线长度；
b) 在IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI；
c) 对并行总线模块，元器件紧靠。Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in；
d) 对串行DTE模块，接口电路靠近Connector；
e) 晶振电路尽量靠近其驱动器件。
2.7 各区域的地线，通常用0 Ohm电阻或bead在一点或多点相连。
3. 信号走线
3.1 Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示：
3.2 数字信号走线尽量放置在数字信号布线区域内；模拟信号走线尽量放置在模拟信号布线区域内；(可预先放置隔离走线加以限定，以防走线布出布线区域)数字信号走线和模拟信号走线垂直以减小交叉耦合。
3.3 使用隔离走线(通常为地)将模拟信号走线限定在模拟信号布线区域。
a) 模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil；
b) 数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil，其中一面PCB板边应布200mil宽度。
3.4 并行总线接口信号走线线宽>10mil(一般为12-15mil)，如/HCS、/HRD、/HWT、/RESET。
3.5 模拟信号走线线宽>10mil(一般为12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。
3.6 所有其它信号走线尽量宽，线宽>5mil(一般为 10mil)，元器件间走线尽量短(放置器件时应预先考虑)。
3.7 旁路电容到相应IC的走线线宽>25mil，并尽量避免使用过孔。
3.8 通过不同区域的信号线(如典型的低速控制/状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面， 隔离地线可走到PCB的另一面以跳过信号走线而保持连续。
3.9 高频信号走线避免使用90度角弯转，应使用平滑圆弧或45度角。
3.10 高频信号走线应减少使用过孔连接。
3.11 所有信号走线远离晶振电路。
3.12 对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。
3.13 DAA电路中，穿孔周围(所有层面)留出至少60mil的空间。
3.14 清除地线环路，以防意外电流回馈影响电源。
4. 电源
4.1 确定电源连接关系。
4.2 数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间.在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。
4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil的电源走线环绕该电路。(另一面须用数字地做相同处理)
4.4 一般地，先布电源走线，再布信号走线。
5. 地
5.1双面板中，数字和模拟元器件(除DAA)周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连:Modem
DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
5.2 四层板中，使用数字和模拟地区域覆盖数字和模拟元器件(除DAA)；Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
5.3 如设计中须EMI过滤器，应在接口插座端预留一定空间，绝大多数EMI器件(Bead/电容)均可放置在该区域;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。
5.4 每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等，每个功能模块的电源/地只能在电源/地的源点相连。
5.5 对串行DTE模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。
5.6 地线通过一点相连，如可能，使用Bead；如抑制EMI需要，允许地线在其它地方相连。
5.7 所有地线走线尽量宽，25-50mil。
5.8 所有IC电源/地间的电容走线尽量短，并不要使用过孔。
6. 晶振电路
6.1 所有连到晶振输入/输出端(如XTLI、XTLO)的走线尽量短，以减少噪声干扰及分布电容对Crystal的影响。XTLO走线尽量短，且弯转角度不小於45度。(因XTLO连接至上升时间快，大电流之驱动器)
6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上离晶振最近的DGND引脚，且尽量减少过孔。
6.3 如可能，晶振外壳接地。
6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。
6.5 晶振电容的地直接连接至 Modem的GND引脚，不要使用地线区域或地线走线来连接电容和Modem的GND引脚。
7. 使用EIA/TIA-232接口的独立Modem设计
7.1 使用金属外壳。 如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小EMI。
7.2 各电源线上放置相同模式的Choke。
7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector。
7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。
7.5 EIA/TIA-232电缆信号地接至数字地。
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 