[转载]采用加法器数乘法器实现17位有符号数相乘（Verilog）
2010-12-27 08:36
344 查看
/article/5548386.html
本例程采用加法器数乘法器实现17位有符号数相乘。参考《基于Verilog HDL 的数字系统应用设计》，王钿 ，桌兴旺 编著
module signed_mult17b_addtree (
mul_a,
mul_b,
mul_out,
clk,
rst_n,
);
parameter MUL_WIDTH =17;
parameter MUL_RESULT =33;
input [MUL_WIDTH-1:0] mul_a;
input [MUL_WIDTH-1:0] mul_b;
input clk;
input rst_n;
output [MUL_RESULT-1:0] mul_out;
reg [MUL_RESULT-1:0] mul_out;
reg [MUL_RESULT-1:0] mul_out_reg;
reg msb;
reg msb_reg_0;
reg msb_reg_1;
reg msb_reg_2;
reg msb_reg_3;
reg [MUL_WIDTH-1:0] mul_a_reg;
reg [MUL_WIDTH-1:0] mul_b_reg;
reg [MUL_RESULT-2:0] stored0;
reg [MUL_RESULT-2:0] stored1;
reg [MUL_RESULT-2:0] stored2;
reg [MUL_RESULT-2:0] stored3;
reg [MUL_RESULT-2:0] stored4;
reg [MUL_RESULT-2:0] stored5;
reg [MUL_RESULT-2:0] stored6;
reg [MUL_RESULT-2:0] stored7;
reg [MUL_RESULT-2:0] stored8;
reg [MUL_RESULT-2:0] stored9;
reg [MUL_RESULT-2:0] stored10;
reg [MUL_RESULT-2:0] stored11;
reg [MUL_RESULT-2:0] stored12;
reg [MUL_RESULT-2:0] stored13;
reg [MUL_RESULT-2:0] stored14;
reg [MUL_RESULT-2:0] stored15;
reg [MUL_RESULT-2:0] add0_0;
reg [MUL_RESULT-2:0] add0_1;
reg [MUL_RESULT-2:0] add0_2;
reg [MUL_RESULT-2:0] add0_3;
reg [MUL_RESULT-2:0] add0_4;
reg [MUL_RESULT-2:0] add0_5;
reg [MUL_RESULT-2:0] add0_6;
reg [MUL_RESULT-2:0] add0_7;
reg [MUL_RESULT-2:0] add1_0;
reg [MUL_RESULT-2:0] add1_1;
reg [MUL_RESULT-2:0] add1_2;
reg [MUL_RESULT-2:0] add1_3;
reg [MUL_RESULT-2:0] add2_0;
reg [MUL_RESULT-2:0] add2_1;
reg [MUL_RESULT-1:0] add3_0;
always @ ( posedge clk ornegedge rst_n )
begin
if ( !rst_n )
begin
mul_a_reg <=17'b0;
mul_b_reg <=17'b0;
stored0 <=32'b0;
stored1 <=32'b0;
stored2 <=32'b0;
stored3 <=32'b0;
stored4 <=32'b0;
stored5 <=32'b0;
stored6 <=32'b0;
stored7 <=32'b0;
stored8 <=32'b0;
stored9 <=32'b0;
stored10 <=32'b0;
stored11 <=32'b0;
stored12 <=32'b0;
stored13 <=32'b0;
stored14 <=32'b0;
stored15 <=32'b0;
add0_0 <=32'b0;
add0_1 <=32'b0;
add0_2 <=32'b0;
add0_3 <=32'b0;
add0_4 <=32'b0;
add0_5 <=32'b0;
add0_6 <=32'b0;
add0_7 <=32'b0;
add1_0 <=32'b0;
add1_1 <=32'b0;
add1_2 <=32'b0;
add1_3 <=32'b0;
add2_0 <=32'b0;
add2_1 <=32'b0;
add3_0 <=32'b0;
msb <=1'b0;
msb_reg_0 <=1'b0;
msb_reg_1 <=1'b0;
msb_reg_2 <=1'b0;
msb_reg_3 <=1'b0;
mul_out_reg <=33'b0;
mul_out <=33'b0;
end
else
begin
mul_a_reg <= (mul_a[16]==0)? mul_a : {mul_a[16],~mul_a[15:0]+1'b1};
mul_b_reg <= (mul_b[16]==0)? mul_b : {mul_b[16],~mul_b[15:0]+1'b1};
msb_reg_0 <= mul_a_reg[16] ^ mul_b_reg[16];
msb_reg_1 <= msb_reg_0;
msb_reg_2 <= msb_reg_1;
msb_reg_3 <= msb_reg_2;
msb <= msb_reg_3;
stored0 <= mul_b_reg[0] ? {16'b0,mul_a_reg[15:0]} : 32'b0;
stored1 <= mul_b_reg[1] ? {15'b0,mul_a_reg[15:0],1'b0} : 32'b0;
stored2 <= mul_b_reg[2] ? {14'b0,mul_a_reg[15:0],2'b0} : 32'b0;
stored3 <= mul_b_reg[3] ? {13'b0,mul_a_reg[15:0],3'b0} : 32'b0;
stored4 <= mul_b_reg[4] ? {12'b0,mul_a_reg[15:0],4'b0} : 32'b0;
stored5 <= mul_b_reg[5] ? {11'b0,mul_a_reg[15:0],5'b0} : 32'b0;
stored6 <= mul_b_reg[6] ? {10'b0,mul_a_reg[15:0],6'b0} : 32'b0;
stored7 <= mul_b_reg[7] ? {9'b0,mul_a_reg[15:0],7'b0} : 32'b0;
stored8 <= mul_b_reg[8] ? {8'b0,mul_a_reg[15:0],8'b0} : 32'b0;
stored9 <= mul_b_reg[9] ? {7'b0,mul_a_reg[15:0],9'b0} : 32'b0;
stored10 <= mul_b_reg[10] ? {6'b0,mul_a_reg[15:0],10'b0} : 32'b0;
stored11 <= mul_b_reg[11] ? {5'b0,mul_a_reg[15:0],11'b0} : 32'b0;
stored12 <= mul_b_reg[12] ? {4'b0,mul_a_reg[15:0],12'b0} : 32'b0;
stored13 <= mul_b_reg[13] ? {3'b0,mul_a_reg[15:0],13'b0} : 32'b0;
stored14 <= mul_b_reg[14] ? {2'b0,mul_a_reg[15:0],14'b0} : 32'b0;
stored15 <= mul_b_reg[15] ? {1'b0,mul_a_reg[15:0],15'b0} : 32'b0;
add0_0 <= stored0 + stored1;
add0_1 <= stored2 + stored3;
add0_2 <= stored4 + stored5;
add0_3 <= stored6 + stored7;
add0_4 <= stored8 + stored9;
add0_5 <= stored10 + stored11;
add0_6 <= stored12 + stored13;
add0_7 <= stored14 + stored15;
add1_0 <= add0_0 + add0_1;
add1_1 <= add0_2 + add0_3;
add1_2 <= add0_4 + add0_5;
add1_3 <= add0_6 + add0_7;
add2_0 <= add1_0 + add1_1;
add2_1 <= add1_2 + add1_3;
add3_0 <= add2_0 + add2_1;
mul_out_reg <= {msb,add3_0[31:0]};
mul_out <= (mul_out_reg[32]==0)? mul_out_reg : {mul_out_reg[32],~mul_out_reg[31:0]+1'b1};
end
end
endmodule
调试小结：本例程采用了5级流水线技术，以至于能在一个时钟周期内完成一次乘法运算输出。参考的范例为4位无符号输入，采用2级流水线技术。
由于是有符号运算，符号位要单独处理，也就是把两个数的最高位相异或，即可得到乘积的符号位。如：
msb_reg_0 <= mul_a_reg[16] ^ mul_b_reg[16];
有符号数是以补码形式存放在内存的，所以必须要将补码转换为原码后再进行运算，运算后的结果再根据乘积符号位判断最终结果是正还是负，若为负，还需将运算后的结果还原为补码，之后加入一位符号位，便可得到33位的有符号最终结果。（无论是整数还是小数都适用）
mul_a_reg <= (mul_a[16]==0)? mul_a : {mul_a[16],~mul_a[15:0]+1'b1};
mul_b_reg <= (mul_b[16]==0)? mul_b : {mul_b[16],~mul_b[15:0]+1'b1};
mul_out <= (mul_out_reg[32]==0)? mul_out_reg : {mul_out_reg[32],~mul_out_reg[31:0]+1'b1};
由于采用流水线技术，所以有可能会出现时序不一致，该例程出现的问题就是符号位的运算和数据位的运算时序不一致，所以添增了几层赋值运算，确保二则时序一致，不然将会运算出错。
msb_reg_1 <= msb_reg_0;
msb_reg_2 <= msb_reg_1;
msb_reg_3 <= msb_reg_2;
msb <= msb_reg_3;
本例程只用了一个always，里面有很多的运算，最初，我心里想，我在一个always里面进行那么多的运算，一个时钟周期怎么能处理完呢，如果一个时钟周期处理不完，那么不是有些变量的值会丢失吗，最初没有调试成功，我一直都怀疑是这个原因，所以我就把always里的每一个运算都单独拿出来，放到一个always里面，也就是每个always里只有一个运算，一共写了好几十个always，程序写得相当的长，但问题还是没有解决，然后再一次仔细研究，才发现是符号位运算的时序跟数据位运算不一致，所以就想办法延时符号位运算结果送至最终乘积结果的时间，现在想出的办法是多加几层的赋值，来拖延符号运算结果送至最终乘积结果的时间。这时才发现，原来我一直没有搞明白always是怎样一步一步执行的，现在明白了，时钟触发always语句里面一般都用非阻塞赋值，非阻塞赋值就是第二个赋值语句，不需要等待第一个赋值语句完成后才进行，这样的结果是，第二个赋值语句不能以第一个语句的最新结果参与运算，而是以前一状态的值参与运算。他们几乎是同时进行的，也就是在每个时钟内，always里面的语句都将执行一次，不存在一个时钟内，有些语句还未执行到。最初，我学Verilog的时候就把非阻塞语句和阻塞语句区别开了的，但似乎并没有真正理解并会应用。我为这个，付出了很多很多，现在终于解决了！
改正一处：
原来：
mul_out_reg <= {msb,add3_0[31:0]};
mul_out <= (mul_out_reg[32]==0)? mul_out_reg :
{mul_out_reg[32],~mul_out_reg[31:0]+1'b1};
更改为：
mul_out_reg <= (add3_0==0)? 33'b0 : {msb,add3_0[31:0]};
mul_out <= (mul_out_reg==0)? 33'b0 : (mul_out_reg[32]==0)? mul_out_reg :
{mul_out_reg[32],~mul_out_reg[31:0]+1'b1};
更改原因：当输入的两个数，一个为0，另一个为负数时，按原来的代码运算乘积并不是0，而是-1，所以需要改正，改正后不会出现这样的错误。
// if ($ != jQuery) {$ = jQuery.noConflict();}
// ]]>
小麻同学
关注 - 0
粉丝 - 4
关注博主
0
0
0
(请您对文章做出评价)
« 上一篇：（转帖）写verilog代码的一些经验和小结（Verilog）
» 下一篇：（原创）用MATLAB完成二进制，十进制，十六进制之间的转换，对滤波器的抽头系数处理非常有效（MATLAB）
// var c_enable_dfp = true; if (navigator.userAgent.indexOf("Chrome/6.0.401.1") > 0) { c_enable_dfp = false; } if (c_enable_dfp) { try { GS_googleAddAdSenseService("ca-pub-4210569241504288"); GS_googleEnableAllServices(); } catch (e) { } }
// ]]>
// if (c_enable_dfp) { try { GA_googleAddSlot("ca-pub-4210569241504288", "cnblogs_blogpost_body"); GA_googleAddSlot("ca-pub-4210569241504288", "cnblogs_commentbox_up"); GA_googleAddSlot("ca-pub-4210569241504288", "cnblogs_blogpost_bottom"); GA_googleAddSlot("ca-pub-4210569241504288", "cnblogs_blogpost_bottom1"); } catch (e) { } }
// ]]>
// if (c_enable_dfp) { try { GA_googleFetchAds(); } catch (e) { } }
// ]]>
// var blog_ad_has_shown = false;var cb_c_u_id = '68b9bf3a-bca5-df11-8eb9-001cf0cd104b';var cb_blog_uid = 'f1594d6c-0759-df11-ba8f-001cf0cd104b';
// ]]>
// GetFollowAction();
// ]]>
posted on 2010-07-27 17:17 小麻同学 阅读(363) 评论(3) 编辑 收藏 所属分类: Verilog
小麻同学你好，你在文中说“本例程采用了5级流水线技术，以至于能在一个时钟周期内完成一次乘法运算输出。”但是我用modeisim仿了你这个程序，乘法运算结果相对于输入貌似是延迟了7个时钟啊。可否告诉我你的仿真条件呢，我是在ISE中自动生成的tb文件，时钟周期25ns，每隔200ns给一对输入乘数与被乘数。
我觉得第121行mul_a_reg <= (mul_a[16]==0)? mul_a : {mul_a[16],~mul_a[15:0]+1'b1};和122行是不是用连续赋值代替可以减少延迟？
另外请教你一点问题，参考你这个程序，写了一个8位×8位的有符号乘法器，对于负数的处理，我是先把负数当做正数参与乘法运算。最后，如果两个数符号不同，就将准结果'取反+1'转换成负数的二进制表示，并作为最终的结果.仿真来看，至少计算结果是正确的，结果相对于输入延迟4个时钟周期。
两个问题：1、我的做法（把负数先当成正数进行运算）是否妥当？
2、运算结果延迟的时钟个数是不是会随着乘法器位数的增加而增加的？
希望能得到你的回复，谢谢！
回复 引用 查看
现在正在进行广西区电子竞赛 忙碌中，赛后在给你回复 回复 引用 查看
“我用modeisim仿了你这个程序，乘法运算结果相对于输入貌似是延迟了7个时钟啊。”这个延迟是肯定会有的，但这只是延迟而已，每个时钟周期还是可以完成一个运算的，也就是每个时钟周期都会有运算结果输出。
“1、我的做法（把负数先当成正数进行运算）是否妥当？”这个我倒也试过，但没有成功，仿真出来的结果不正确，你可以输入多几个仿真数据，看一下是不是每种情况都能正确输出，感觉我现在那样处理时绕了一圈才回到原点的。
“2，运算结果延迟的时钟个数是不是会随着乘法器位数的增加而增加的？” 这个肯定会这样的 肯定会增加延时，但也是能做到每个周期出一个数据，这种延时对于大多数的处理时没有多大影响的 回复 引用 查看
// function PostComment(){ if($("#btn_comment_submit").val() == "修改" && $("#comment_edit_id").html !=''){ UpdateComment(73495); } else{ PostNewComment(); } } function PostNewComment() { var content = $("#tbCommentBody").val(); if (content.length == 0) { alert('请输入评论内容！'); return; } if(content.length > 4000){ alert('评论内容过长，超过4000个字数限制！当前长度：'+content.length); return; } if($("#span_comment_posted").html()!='' && $("#span_comment_posted").html()==content){ alert("该评论已发表过!"); return; } $("#tip_comment").html("评论提交中..."); $("#span_comment_posted").html(content); var email = $("#tbCommentEmail").val(); var author =$("#ctl03_tbCommentAuthor").val(); var comment = {}; comment.parentId = 1786187; comment.blogId = 73495; comment.sourceUrl = '/article/5548386.html'; comment.title = $("#span_comment_title").text(); comment.content = content; var parentId = $("#span_parentcomment_id").text(); if(/(\d)/.test(parentId)){ comment.parentCommentId = parentId; }else{ comment.parentCommentId = 0; } var startDate = new Date(); $.ajax({ url: '/ws/CommentService.asmx/AddComment', data: $.toJSON(comment), type: "post", dataType: "json", contentType: "application/json; charset=utf8", success: function(data) { if (data.d) { if(data.d["IsSuccess"]){ var dt = (new Date()).getTime()-startDate; ShowCommentMsg("感谢您的回复:)" + " 提交耗时"+dt+"毫秒"); //RereshComments2(comment.parentId); $("#tbCommentBody").val(''); $("#divCommentShow").html($("#divCommentShow").html()+data.d["ReturnData"]); //$("#divCommentShow").html(data.d["ReturnData"]+content.replace(/\n/g,"
")+"
"); CommentNotify(data.d["CommentID"]); }else{ ShowCommentMsg(data.d["ReturnData"]); $("#span_comment_posted").html(''); } } else { var errorMsg = "抱歉！评论提交失败！请与管理员联系。"; if(data.d["ReturnData"]!=''){ errorMsg = errorMsg+"错误信息："+errorMsg; } ShowCommentMsg(errorMsg); $("#span_comment_posted").html(''); } }, error: function(xhr) { //alert(xhr.responseText); ShowCommentMsg("抱歉！评论提交失败！请与管理员联系。"); $("#span_comment_posted").html(''); } }); } function SubscribeComment(){ var entryId = 1786187; var blogId = 73495; $("#ctl03_lnkSubscribe").html("订阅操作中..."); AjaxPost("/ws/CommentService.asmx/SubscribeComment","{entryId:"+entryId+",blogId:"+blogId+"}",OnSubscribeSuccess); return false; } function OnSubscribeSuccess(response){ if(response){ $("#ctl03_lnkSubscribe").html("订阅成功"); $("#ctl03_lnkSubscribe").removeAttr("href"); $("#ctl03_lnkSubscribe").removeAttr("onclick"); } else{ $("#ctl03_lnkSubscribe").html("订阅失败"); } } function CancelCommentSubscribe(){ var entryId = 1786187; $("#ctl03_lnkSubscribe").html("取消操作中..."); AjaxPost("/ws/CommentService.asmx/CancelCommentSubscribe","{entryId:"+entryId+"}",OnCancelSubscribeSuccess); return false; } function OnCancelSubscribeSuccess(response){ if(response){ $("#ctl03_lnkSubscribe").html("取消成功"); $("#ctl03_lnkSubscribe").removeAttr("href"); $("#ctl03_lnkSubscribe").removeAttr("onclick"); } else{ $("#ctl03_lnkSubscribe").html("取消操作失败"); } }
// ]]>
#1楼 2010-09-09 20:11 我不是劫匪
本例程采用加法器数乘法器实现17位有符号数相乘。参考《基于Verilog HDL 的数字系统应用设计》，王钿 ，桌兴旺 编著
module signed_mult17b_addtree (
mul_a,
mul_b,
mul_out,
clk,
rst_n,
);
parameter MUL_WIDTH =17;
parameter MUL_RESULT =33;
input [MUL_WIDTH-1:0] mul_a;
input [MUL_WIDTH-1:0] mul_b;
input clk;
input rst_n;
output [MUL_RESULT-1:0] mul_out;
reg [MUL_RESULT-1:0] mul_out;
reg [MUL_RESULT-1:0] mul_out_reg;
reg msb;
reg msb_reg_0;
reg msb_reg_1;
reg msb_reg_2;
reg msb_reg_3;
reg [MUL_WIDTH-1:0] mul_a_reg;
reg [MUL_WIDTH-1:0] mul_b_reg;
reg [MUL_RESULT-2:0] stored0;
reg [MUL_RESULT-2:0] stored1;
reg [MUL_RESULT-2:0] stored2;
reg [MUL_RESULT-2:0] stored3;
reg [MUL_RESULT-2:0] stored4;
reg [MUL_RESULT-2:0] stored5;
reg [MUL_RESULT-2:0] stored6;
reg [MUL_RESULT-2:0] stored7;
reg [MUL_RESULT-2:0] stored8;
reg [MUL_RESULT-2:0] stored9;
reg [MUL_RESULT-2:0] stored10;
reg [MUL_RESULT-2:0] stored11;
reg [MUL_RESULT-2:0] stored12;
reg [MUL_RESULT-2:0] stored13;
reg [MUL_RESULT-2:0] stored14;
reg [MUL_RESULT-2:0] stored15;
reg [MUL_RESULT-2:0] add0_0;
reg [MUL_RESULT-2:0] add0_1;
reg [MUL_RESULT-2:0] add0_2;
reg [MUL_RESULT-2:0] add0_3;
reg [MUL_RESULT-2:0] add0_4;
reg [MUL_RESULT-2:0] add0_5;
reg [MUL_RESULT-2:0] add0_6;
reg [MUL_RESULT-2:0] add0_7;
reg [MUL_RESULT-2:0] add1_0;
reg [MUL_RESULT-2:0] add1_1;
reg [MUL_RESULT-2:0] add1_2;
reg [MUL_RESULT-2:0] add1_3;
reg [MUL_RESULT-2:0] add2_0;
reg [MUL_RESULT-2:0] add2_1;
reg [MUL_RESULT-1:0] add3_0;
always @ ( posedge clk ornegedge rst_n )
begin
if ( !rst_n )
begin
mul_a_reg <=17'b0;
mul_b_reg <=17'b0;
stored0 <=32'b0;
stored1 <=32'b0;
stored2 <=32'b0;
stored3 <=32'b0;
stored4 <=32'b0;
stored5 <=32'b0;
stored6 <=32'b0;
stored7 <=32'b0;
stored8 <=32'b0;
stored9 <=32'b0;
stored10 <=32'b0;
stored11 <=32'b0;
stored12 <=32'b0;
stored13 <=32'b0;
stored14 <=32'b0;
stored15 <=32'b0;
add0_0 <=32'b0;
add0_1 <=32'b0;
add0_2 <=32'b0;
add0_3 <=32'b0;
add0_4 <=32'b0;
add0_5 <=32'b0;
add0_6 <=32'b0;
add0_7 <=32'b0;
add1_0 <=32'b0;
add1_1 <=32'b0;
add1_2 <=32'b0;
add1_3 <=32'b0;
add2_0 <=32'b0;
add2_1 <=32'b0;
add3_0 <=32'b0;
msb <=1'b0;
msb_reg_0 <=1'b0;
msb_reg_1 <=1'b0;
msb_reg_2 <=1'b0;
msb_reg_3 <=1'b0;
mul_out_reg <=33'b0;
mul_out <=33'b0;
end
else
begin
mul_a_reg <= (mul_a[16]==0)? mul_a : {mul_a[16],~mul_a[15:0]+1'b1};
mul_b_reg <= (mul_b[16]==0)? mul_b : {mul_b[16],~mul_b[15:0]+1'b1};
msb_reg_0 <= mul_a_reg[16] ^ mul_b_reg[16];
msb_reg_1 <= msb_reg_0;
msb_reg_2 <= msb_reg_1;
msb_reg_3 <= msb_reg_2;
msb <= msb_reg_3;
stored0 <= mul_b_reg[0] ? {16'b0,mul_a_reg[15:0]} : 32'b0;
stored1 <= mul_b_reg[1] ? {15'b0,mul_a_reg[15:0],1'b0} : 32'b0;
stored2 <= mul_b_reg[2] ? {14'b0,mul_a_reg[15:0],2'b0} : 32'b0;
stored3 <= mul_b_reg[3] ? {13'b0,mul_a_reg[15:0],3'b0} : 32'b0;
stored4 <= mul_b_reg[4] ? {12'b0,mul_a_reg[15:0],4'b0} : 32'b0;
stored5 <= mul_b_reg[5] ? {11'b0,mul_a_reg[15:0],5'b0} : 32'b0;
stored6 <= mul_b_reg[6] ? {10'b0,mul_a_reg[15:0],6'b0} : 32'b0;
stored7 <= mul_b_reg[7] ? {9'b0,mul_a_reg[15:0],7'b0} : 32'b0;
stored8 <= mul_b_reg[8] ? {8'b0,mul_a_reg[15:0],8'b0} : 32'b0;
stored9 <= mul_b_reg[9] ? {7'b0,mul_a_reg[15:0],9'b0} : 32'b0;
stored10 <= mul_b_reg[10] ? {6'b0,mul_a_reg[15:0],10'b0} : 32'b0;
stored11 <= mul_b_reg[11] ? {5'b0,mul_a_reg[15:0],11'b0} : 32'b0;
stored12 <= mul_b_reg[12] ? {4'b0,mul_a_reg[15:0],12'b0} : 32'b0;
stored13 <= mul_b_reg[13] ? {3'b0,mul_a_reg[15:0],13'b0} : 32'b0;
stored14 <= mul_b_reg[14] ? {2'b0,mul_a_reg[15:0],14'b0} : 32'b0;
stored15 <= mul_b_reg[15] ? {1'b0,mul_a_reg[15:0],15'b0} : 32'b0;
add0_0 <= stored0 + stored1;
add0_1 <= stored2 + stored3;
add0_2 <= stored4 + stored5;
add0_3 <= stored6 + stored7;
add0_4 <= stored8 + stored9;
add0_5 <= stored10 + stored11;
add0_6 <= stored12 + stored13;
add0_7 <= stored14 + stored15;
add1_0 <= add0_0 + add0_1;
add1_1 <= add0_2 + add0_3;
add1_2 <= add0_4 + add0_5;
add1_3 <= add0_6 + add0_7;
add2_0 <= add1_0 + add1_1;
add2_1 <= add1_2 + add1_3;
add3_0 <= add2_0 + add2_1;
mul_out_reg <= {msb,add3_0[31:0]};
mul_out <= (mul_out_reg[32]==0)? mul_out_reg : {mul_out_reg[32],~mul_out_reg[31:0]+1'b1};
end
end
endmodule
调试小结：本例程采用了5级流水线技术，以至于能在一个时钟周期内完成一次乘法运算输出。参考的范例为4位无符号输入，采用2级流水线技术。
由于是有符号运算，符号位要单独处理，也就是把两个数的最高位相异或，即可得到乘积的符号位。如：
msb_reg_0 <= mul_a_reg[16] ^ mul_b_reg[16];
有符号数是以补码形式存放在内存的，所以必须要将补码转换为原码后再进行运算，运算后的结果再根据乘积符号位判断最终结果是正还是负，若为负，还需将运算后的结果还原为补码，之后加入一位符号位，便可得到33位的有符号最终结果。（无论是整数还是小数都适用）
mul_a_reg <= (mul_a[16]==0)? mul_a : {mul_a[16],~mul_a[15:0]+1'b1};
mul_b_reg <= (mul_b[16]==0)? mul_b : {mul_b[16],~mul_b[15:0]+1'b1};
mul_out <= (mul_out_reg[32]==0)? mul_out_reg : {mul_out_reg[32],~mul_out_reg[31:0]+1'b1};
由于采用流水线技术，所以有可能会出现时序不一致，该例程出现的问题就是符号位的运算和数据位的运算时序不一致，所以添增了几层赋值运算，确保二则时序一致，不然将会运算出错。
msb_reg_1 <= msb_reg_0;
msb_reg_2 <= msb_reg_1;
msb_reg_3 <= msb_reg_2;
msb <= msb_reg_3;
本例程只用了一个always，里面有很多的运算，最初，我心里想，我在一个always里面进行那么多的运算，一个时钟周期怎么能处理完呢，如果一个时钟周期处理不完，那么不是有些变量的值会丢失吗，最初没有调试成功，我一直都怀疑是这个原因，所以我就把always里的每一个运算都单独拿出来，放到一个always里面，也就是每个always里只有一个运算，一共写了好几十个always，程序写得相当的长，但问题还是没有解决，然后再一次仔细研究，才发现是符号位运算的时序跟数据位运算不一致，所以就想办法延时符号位运算结果送至最终乘积结果的时间，现在想出的办法是多加几层的赋值，来拖延符号运算结果送至最终乘积结果的时间。这时才发现，原来我一直没有搞明白always是怎样一步一步执行的，现在明白了，时钟触发always语句里面一般都用非阻塞赋值，非阻塞赋值就是第二个赋值语句，不需要等待第一个赋值语句完成后才进行，这样的结果是，第二个赋值语句不能以第一个语句的最新结果参与运算，而是以前一状态的值参与运算。他们几乎是同时进行的，也就是在每个时钟内，always里面的语句都将执行一次，不存在一个时钟内，有些语句还未执行到。最初，我学Verilog的时候就把非阻塞语句和阻塞语句区别开了的，但似乎并没有真正理解并会应用。我为这个，付出了很多很多，现在终于解决了！
改正一处：
原来：
mul_out_reg <= {msb,add3_0[31:0]};
mul_out <= (mul_out_reg[32]==0)? mul_out_reg :
{mul_out_reg[32],~mul_out_reg[31:0]+1'b1};
更改为：
mul_out_reg <= (add3_0==0)? 33'b0 : {msb,add3_0[31:0]};
mul_out <= (mul_out_reg==0)? 33'b0 : (mul_out_reg[32]==0)? mul_out_reg :
{mul_out_reg[32],~mul_out_reg[31:0]+1'b1};
更改原因：当输入的两个数，一个为0，另一个为负数时，按原来的代码运算乘积并不是0，而是-1，所以需要改正，改正后不会出现这样的错误。
// if ($ != jQuery) {$ = jQuery.noConflict();}
// ]]>
小麻同学
关注 - 0
粉丝 - 4
关注博主
0
0
0
(请您对文章做出评价)
« 上一篇：（转帖）写verilog代码的一些经验和小结（Verilog）
» 下一篇：（原创）用MATLAB完成二进制，十进制，十六进制之间的转换，对滤波器的抽头系数处理非常有效（MATLAB）
// var c_enable_dfp = true; if (navigator.userAgent.indexOf("Chrome/6.0.401.1") > 0) { c_enable_dfp = false; } if (c_enable_dfp) { try { GS_googleAddAdSenseService("ca-pub-4210569241504288"); GS_googleEnableAllServices(); } catch (e) { } }
// ]]>
// if (c_enable_dfp) { try { GA_googleAddSlot("ca-pub-4210569241504288", "cnblogs_blogpost_body"); GA_googleAddSlot("ca-pub-4210569241504288", "cnblogs_commentbox_up"); GA_googleAddSlot("ca-pub-4210569241504288", "cnblogs_blogpost_bottom"); GA_googleAddSlot("ca-pub-4210569241504288", "cnblogs_blogpost_bottom1"); } catch (e) { } }
// ]]>
// if (c_enable_dfp) { try { GA_googleFetchAds(); } catch (e) { } }
// ]]>
// var blog_ad_has_shown = false;var cb_c_u_id = '68b9bf3a-bca5-df11-8eb9-001cf0cd104b';var cb_blog_uid = 'f1594d6c-0759-df11-ba8f-001cf0cd104b';
// ]]>
// GetFollowAction();
// ]]>
posted on 2010-07-27 17:17 小麻同学 阅读(363) 评论(3) 编辑 收藏 所属分类: Verilog
评论
1919426小麻同学你好，你在文中说“本例程采用了5级流水线技术，以至于能在一个时钟周期内完成一次乘法运算输出。”但是我用modeisim仿了你这个程序，乘法运算结果相对于输入貌似是延迟了7个时钟啊。可否告诉我你的仿真条件呢，我是在ISE中自动生成的tb文件，时钟周期25ns，每隔200ns给一对输入乘数与被乘数。
我觉得第121行mul_a_reg <= (mul_a[16]==0)? mul_a : {mul_a[16],~mul_a[15:0]+1'b1};和122行是不是用连续赋值代替可以减少延迟？
另外请教你一点问题，参考你这个程序，写了一个8位×8位的有符号乘法器，对于负数的处理，我是先把负数当做正数参与乘法运算。最后，如果两个数符号不同，就将准结果'取反+1'转换成负数的二进制表示，并作为最终的结果.仿真来看，至少计算结果是正确的，结果相对于输入延迟4个时钟周期。
两个问题：1、我的做法（把负数先当成正数进行运算）是否妥当？
2、运算结果延迟的时钟个数是不是会随着乘法器位数的增加而增加的？
希望能得到你的回复，谢谢！
回复 引用 查看
#2楼[楼主] 2010-09-09 20:14 小麻同学
@我不是劫匪现在正在进行广西区电子竞赛 忙碌中，赛后在给你回复 回复 引用 查看
#3楼[楼主] 2010-09-17 21:41 小麻同学
@我不是劫匪“我用modeisim仿了你这个程序，乘法运算结果相对于输入貌似是延迟了7个时钟啊。”这个延迟是肯定会有的，但这只是延迟而已，每个时钟周期还是可以完成一个运算的，也就是每个时钟周期都会有运算结果输出。
“1、我的做法（把负数先当成正数进行运算）是否妥当？”这个我倒也试过，但没有成功，仿真出来的结果不正确，你可以输入多几个仿真数据，看一下是不是每种情况都能正确输出，感觉我现在那样处理时绕了一圈才回到原点的。
“2，运算结果延迟的时钟个数是不是会随着乘法器位数的增加而增加的？” 这个肯定会这样的 肯定会增加延时，但也是能做到每个周期出一个数据，这种延时对于大多数的处理时没有多大影响的 回复 引用 查看
// function PostComment(){ if($("#btn_comment_submit").val() == "修改" && $("#comment_edit_id").html !=''){ UpdateComment(73495); } else{ PostNewComment(); } } function PostNewComment() { var content = $("#tbCommentBody").val(); if (content.length == 0) { alert('请输入评论内容！'); return; } if(content.length > 4000){ alert('评论内容过长，超过4000个字数限制！当前长度：'+content.length); return; } if($("#span_comment_posted").html()!='' && $("#span_comment_posted").html()==content){ alert("该评论已发表过!"); return; } $("#tip_comment").html("评论提交中..."); $("#span_comment_posted").html(content); var email = $("#tbCommentEmail").val(); var author =$("#ctl03_tbCommentAuthor").val(); var comment = {}; comment.parentId = 1786187; comment.blogId = 73495; comment.sourceUrl = '/article/5548386.html'; comment.title = $("#span_comment_title").text(); comment.content = content; var parentId = $("#span_parentcomment_id").text(); if(/(\d)/.test(parentId)){ comment.parentCommentId = parentId; }else{ comment.parentCommentId = 0; } var startDate = new Date(); $.ajax({ url: '/ws/CommentService.asmx/AddComment', data: $.toJSON(comment), type: "post", dataType: "json", contentType: "application/json; charset=utf8", success: function(data) { if (data.d) { if(data.d["IsSuccess"]){ var dt = (new Date()).getTime()-startDate; ShowCommentMsg("感谢您的回复:)" + " 提交耗时"+dt+"毫秒"); //RereshComments2(comment.parentId); $("#tbCommentBody").val(''); $("#divCommentShow").html($("#divCommentShow").html()+data.d["ReturnData"]); //$("#divCommentShow").html(data.d["ReturnData"]+content.replace(/\n/g,"
")+"
"); CommentNotify(data.d["CommentID"]); }else{ ShowCommentMsg(data.d["ReturnData"]); $("#span_comment_posted").html(''); } } else { var errorMsg = "抱歉！评论提交失败！请与管理员联系。"; if(data.d["ReturnData"]!=''){ errorMsg = errorMsg+"错误信息："+errorMsg; } ShowCommentMsg(errorMsg); $("#span_comment_posted").html(''); } }, error: function(xhr) { //alert(xhr.responseText); ShowCommentMsg("抱歉！评论提交失败！请与管理员联系。"); $("#span_comment_posted").html(''); } }); } function SubscribeComment(){ var entryId = 1786187; var blogId = 73495; $("#ctl03_lnkSubscribe").html("订阅操作中..."); AjaxPost("/ws/CommentService.asmx/SubscribeComment","{entryId:"+entryId+",blogId:"+blogId+"}",OnSubscribeSuccess); return false; } function OnSubscribeSuccess(response){ if(response){ $("#ctl03_lnkSubscribe").html("订阅成功"); $("#ctl03_lnkSubscribe").removeAttr("href"); $("#ctl03_lnkSubscribe").removeAttr("onclick"); } else{ $("#ctl03_lnkSubscribe").html("订阅失败"); } } function CancelCommentSubscribe(){ var entryId = 1786187; $("#ctl03_lnkSubscribe").html("取消操作中..."); AjaxPost("/ws/CommentService.asmx/CancelCommentSubscribe","{entryId:"+entryId+"}",OnCancelSubscribeSuccess); return false; } function OnCancelSubscribeSuccess(response){ if(response){ $("#ctl03_lnkSubscribe").html("取消成功"); $("#ctl03_lnkSubscribe").removeAttr("href"); $("#ctl03_lnkSubscribe").removeAttr("onclick"); } else{ $("#ctl03_lnkSubscribe").html("取消操作失败"); } }
// ]]>
#1楼 2010-09-09 20:11 我不是劫匪
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- （原创）采用加法器数乘法器实现17位有符号数相乘（Verilog）
- verilog中有符号整数说明及除法实现
- 【转载】OO实现ALV TABLE 五：ALV的栏位属性 状态图标、图标、符号、复选框、按钮、热点、超链接、单元格类型、单元格颜色、某一栏位颜色、某一行颜色，栏位隐藏等
- 用Verilog实现视频信号的检测（采用外部低频时钟）
- (转载)Net 下采用GET/POST/SOAP方式动态调用WebService C#实现
- [转载]用verilog写一段代码，实现消除一个glitch
- 基于ArcGIS Engine + C#实现用户自定义动态电力符号（转载 华立电网北京研发中心 阿文 ）
- 淘宝网采用什么技术架构来实现网站高负载的(转载）
- C++实现堆排序并记录编程中遇到的一个bug（不要对无符号整形数在--的循环中采用>=0作为结束条件）
- verilog 实现无符号整数除法运算
- 针对数据量较大的表，需要进行跨库复制，采用navcat 实现sqlite数据库跨数据库的数据表迁移 [转载]
- 【转载】OpenCL实现矩阵相乘
- 分布式锁的几种实现方式~ 2016-11-07 分类：分布式 阅读(6870) 评论(4) 本站采用[知识共享署名-非商业性使用-相同方式共享 许可协议]进行许可，转载请在正文明显处注明原文地址
- 用verilog实现有符号数的加法
- 淘宝网采用什么技术架构来实现网站高负载的(转载）
- C语言 矩阵的相乘实现
- 转载和积累系列 - js实现 hashMap
- 转载 Android gallery实现图片的左右循环旋转
- 转载/Struts2拦截器实现异常处理机制
- 高效C++无锁队列实现（转载）