(筆記) 如何使用blocking與nonblocking assignment? (SOC) (Verilog)
2008-07-05 11:48
543 查看
Abstract
blocking與non-blocking是學習Verilog一個重要的關卡,若能掌握這四個原則,基本上就不會用錯。
Introduction
要徹底搞懂blocking和nonblocking老實說並不是很容易,需要一些篇幅(請參考(原創) 深入探討blocking與nonblocking (SOC) (Verilog) )。在RTL級編碼中,若能掌握以下四個原則,基本上就不會誤用blocking與nonblocking:
1.有clock的always區塊要使用nonblocking。
1 always@(posedge clk or negedge reset_n) begin
2 if (!reset_n)
3 counter <= 8'b00;
4 else
5 counter <= counter + 1;
6 end
2.無clock的always區塊使用blocking。
1 always@(sel or a or b) begin
2 case (sel)
3 2'b00 : c = a;
4 2'b01 : c = b;
5 endcase
6 end
3.continuous assignment使用blocking。
1 assign y = a&b;
4.一個always區塊中不能同時使用blocking與nonblocking。
See Also
(原創) 深入探討blocking與nonblocking (SOC) (Verilog)
Reference
王钿、卓興旺 2007,基於Verilog HDL的數字應用設計,國防工業出版社
blocking與non-blocking是學習Verilog一個重要的關卡,若能掌握這四個原則,基本上就不會用錯。
Introduction
要徹底搞懂blocking和nonblocking老實說並不是很容易,需要一些篇幅(請參考(原創) 深入探討blocking與nonblocking (SOC) (Verilog) )。在RTL級編碼中,若能掌握以下四個原則,基本上就不會誤用blocking與nonblocking:
1.有clock的always區塊要使用nonblocking。
1 always@(posedge clk or negedge reset_n) begin
2 if (!reset_n)
3 counter <= 8'b00;
4 else
5 counter <= counter + 1;
6 end
2.無clock的always區塊使用blocking。
1 always@(sel or a or b) begin
2 case (sel)
3 2'b00 : c = a;
4 2'b01 : c = b;
5 endcase
6 end
3.continuous assignment使用blocking。
1 assign y = a&b;
4.一個always區塊中不能同時使用blocking與nonblocking。
See Also
(原創) 深入探討blocking與nonblocking (SOC) (Verilog)
Reference
王钿、卓興旺 2007,基於Verilog HDL的數字應用設計,國防工業出版社
相关文章推荐
- (筆記) 如何使用$width? (SOC) (Verilog)
- (筆記) 如何使用$skew? (SOC) (Verilog)
- (筆記) 如何使用Debussy與ModelSim做Co-Simulation? (SOC) (Verilog) (VHDL) (Debussy) (ModelSim)
- (筆記) 如何使用blocking與nonblocking assignment? (SOC) (Verilog)
- (筆記) 如何在Linux上使用Verilog PLI? (SOC) (Verilog PLI) (NC-Verilog) (Linux)
- (筆記) 如何設計D Latch與D Flip-Flop? (SOC) (Verilog)
- (筆記) 如何將參數從Verilog傳到C? (SOC) (Verilog) (Verilog PLI)
- (筆記) 如何將memory轉成vector? (SOC) (Verilog)
- 如何使用SignalTap II觀察reg與wire值? (SOC) (Verilog) (Quartus II) (SignalTap II)
- (筆記) 如何設計邊緣檢測電路? (SOC) (Verilog)
- 如何使用SignalTap II觀察reg與wire值? (SOC) (Verilog) (Quartus II) (SignalTap II)
- (原創) 如何使用SignalTap II觀察reg與wire值? (SOC) (Verilog) (Quartus II) (SignalTap II)
- (筆記) 如何安裝NC-Verilog? (SOC) (NC-Verilog)
- (原創) 如何使用Verilog將YCbCr轉RGB? (SOC) (Verilog) (DE2-70)
- (转载)如何使用Verilog將YCbCr轉RGB? (SOC) (Verilog) (DE2-70)
- (筆記) 如何比較Windows與Liunx下所產生的文字檔? (SOC) (NC-Verilog) (VCS) (UltraEdit)
- (筆記) 如何設計邊緣檢測電路? (SOC) (Verilog)
- (原創) 如何使用C開發Verilog System Task/Function? (SOC) (Verilog) (Verilog PLI)
- (筆記) 如何使用ModelSim作前仿真與後仿真? (SOC) (Quartus II) (ModelSim)
- (筆記) 如何設計一個簡單的ALU電路? (SOC) (Verilog) (MegaCore)