使用ModelSim与Quartus结合进行时序仿真

查看Quartus 6.0的帮助文件，试验了一下可以进行时序仿真，以前看到过一些相关文章，但都没有成功，关键的一个问题就是没有编译库文件，总结步骤如下(本人用Verilog，括号中给出了用VHDL时的相关提示：
［注］Quartus版本为 6.0，ModelSim为 6.2a，其它版本可能稍有不同
方法一、根据Quartus帮助文件改写
1、File > Change Directory
改变目录，选择Quartus生成的时序仿真文件*.vo(*.vho for VHDL)的目录，一般为Project/Simulate/ModelSim，在该文件中还生成了其它如波形文件等输出文件，用于ModelSim的时序仿真
［注］选择完目录后会提示要关闭当前工程，确定即可
2、File > New > library  ---> A new library and a logic mapping to it
   Library Name : any_library_name (填写任意即可)
  Library Physical Name: work (即实际的库名）
即创建一个any_library_name的虚拟库，映射到work库，即work目录，用于保存仿真中编译时生成的数据
3、Compile > Compile
编译相相关文件。打开编译对话框，分别选择以下文件进行编译
1) Altera的相关库文件，以MaxII器件为例，选择Quartus/eda/sim_lib/maxII_atoms.v( .vhd for VHDL),选择Compile。可以查看控制台的提示信息，已经开始编译该文件，work目录中也列出了该文件中包含的各模块。或者直接双击该文件即开始编译。
2）网表文件*.vo文件，即由Quartus生成的工程的网表文件，编译方法同上
3）测试程序 （testbench) *.v( .vhd for VHDL)。
都编译完后选择Done命令，退出编译窗口
4、开始时序仿真
Simulate > Start Simulation -->
选择Enable Optimization --> Optimization Options...
选择Apply Full visibility to all modules( Full Debug Mode) 或Customized visibility然后选择要查看的模块，查看的模块越少仿真越快
［注］ModelSim 6.2a开始默认的选项是不查看任何模块，跟以前的版本不大一样
5、添加查看的信号到W***E窗口，然后开始仿真即可，可以直接拖拽仿真信号的图标直接到W***E窗口即可
方法二、
与功能仿真步骤相似。根据方法一总结出来的。
1、运行ModelSim并建立工程，工程目录选在Quartus生成网表文件*.vo(.vho for VHDL)的目录，因为ModelSIm还会用到生成的其它文件，这与方法一更改目录的做法目的一样。
2、添加文件到工程，包括
  1) Quartus生成的网表文件*.vo(.vho for VHDL)
  2) 库文件，对应于选用的芯片类型，以Max II为例，选择$Quartus/eda/sim_lib/maxII_atoms.v(.vho for VHDL)，若选用其它类型的芯片，选相应的文件即可，均在sim_lib目录下，其中$Quartus表示Quartus的安装目录。
  3) 测试文件(testbench)test.v ( .vhd for VHDL)
3、Compile>Compile All
此时可以看到Library->work下有很多Quartus的库文件中的模块
4、Simulate>Start Simulation开始仿真，选择test.v
其它设置项与方法一相同，不再赘述。