计算机组成复习 数字电路模块 待续Ing
2017-04-07 23:49
239 查看
算数运算与逻辑运算部分
1. Opcode:rs:rt:rd:shamt:func add rd(目的寄存器) rs(第一个源寄存器) rt(第二个源寄存器)
2. 溢出是对有符号操作数而言的,对于无符号操作数而言是没有溢出一说的,所以addu是不会有溢出的处理的
3. Opcode(6):rs(5):rt(5):immediate(16) add rt rsimm
4. IR寄存器存的是指令译码 PC寄存器存的指令的位置
5. Addi是可以加负数的
6. Addi 和addiu都是有符号扩展
7. Andi和ori都是无符号扩展
8. MOS 是 金属-氧化物-半导体的简称,
9. CMOS是PMOS和NMOS组合而成的互补型MOS集成电路
10. NMOS是高电压通过 PMOS是低电压通过
11.
12. 非门是上面高电压,下面低电压,上面PMOS下面NMOS构成的,符号是三角形后面有个圈
13.
14. 与门是由与非门和非门构成的,Y=A*B逻辑符号
15. 与非门原理图我们可以看出与非门由两个PMOS和两个NMOS构成,其中POS是并联的,并且都接VDD,而两个NMOS是串联的,下面的NMOS接到地面,上面的NMOS和两个POS连接好后输出到Y,输入A连接第二个POS和第一个NMOS,输入B连接第一个PMOS和第二个NMOS
16. 与门符号:
17. 或门符号 或门表示是Y=A+B
18. 异或运算 Y=A^B
19. 异或运算符号 nor
20. ALU中各逻辑运算都同步进行最后通过一个多选器来选择
21. 从图中可知,每个寄存器的每一位都是由一个D触发器构成的
22. D触发器在时钟上升沿时候采集D口的数据,传送到输出口Q,其余时间Q不变
23. 有两个时间特效CLOCK-TO-Q时间,就是时钟上升沿来临后到显示的时间。还有一个SETUP/HOLD时间是在时钟上升沿来临时,D口数据不能变化的时间
24. 半加器的功能是将两个二进制数相加,输出有S(和),C(进位)
25. 半加器如下是一个异或门与一个与门构成
26. 全加器由两个半加器构成,如下图所示
27. 其结构首先是A^B后再(A^B)^C得到S,以为只有它们A^B^C得到是1的时候S才是1,然后让C*(A^B)或者(A*B)是1的时候才会在进位的时候有1,总而言之是两个异或门,两个与门,一个或门
28. A与B异或后再与C异或得到S, A*B or上 (A^B)*C得到的是C-out
29. S= A^B^C-IN C-OUT= (A*B)|((A^B)&C-IN)
30. 溢出仅仅针对有符号数运算 如两个正数相加后得到负数,或者两个负数相加后得到正数,其含义代表的是结果超出了正常运算的范围
31. 注意到有进位的时候不一定有溢出,有溢出的时候不一定有进位
32.
33. 溢出的检查方法可以是最高位的进位输入和最高位的进位输出是否相等,如果不相
4000
等就会发生溢出
34. MIPS对溢出的处理方式,当将操作数看做是有符号数的时候,如果发生溢出就会产生异常,如果将操作数看做无符号数时候,发生溢出不做任何处理
35. X86对溢出的处理方式,有一个溢出标志寄存器 OF (OVERFLOW FLAG)如果是有符号数,并且产生溢出了,那么OF=1
36. 减法则是不一样的加法,取反+1
37.
38. 行波进位加法器实现简单,但是高位的运算必须等待地位的运算完成,延迟较大
39. 一般延迟为(2N+1)T
40. 然而分析原理可知,高位的进位信号其实可以不必依靠低位的进位信号的,那么就想出了该优化
41. 定义两种信号 生成信号G(i)=A(i)*B(i) 输出信号 P(i)=A(i)+B(i), 那么我们就会发现
C(i+1)=A(i)*B(i)+(A(i)+B(i))*C(i) C(i+1)=G(i)+P(i)*C(i)
42. 由图中分析可知,总共只有三层,第一层是元数据,第二层是将它们的与的结果算出来,第三层则是或一下,无论要算C100还是C5理论上都只有3层
43. 从图中可以看出,计算C3需要3级门延迟,而最后一级全加器还要进行一个异或运算,多一级门延迟,那么我们举一个例子,32bit加法器,行波进位加法器要2*32+1=65级门延迟,而超波进位加法器只需要4级门延迟,然而如果采用超前进位加法器则会导致电路过于复杂,所以一般都结合起来用,采用多个小规模的超前进位加法器拼接而成。
44. 莱布尼茨提出二进制,布尔提出布尔运算
45. 香农用电子开关来模拟布尔逻辑运算建立了数字电路设计的理论基础 形成现代电子计算机的基本思路
46. 未完待续Ing
1. Opcode:rs:rt:rd:shamt:func add rd(目的寄存器) rs(第一个源寄存器) rt(第二个源寄存器)
2. 溢出是对有符号操作数而言的,对于无符号操作数而言是没有溢出一说的,所以addu是不会有溢出的处理的
3. Opcode(6):rs(5):rt(5):immediate(16) add rt rsimm
4. IR寄存器存的是指令译码 PC寄存器存的指令的位置
5. Addi是可以加负数的
6. Addi 和addiu都是有符号扩展
7. Andi和ori都是无符号扩展
8. MOS 是 金属-氧化物-半导体的简称,
9. CMOS是PMOS和NMOS组合而成的互补型MOS集成电路
10. NMOS是高电压通过 PMOS是低电压通过
11.
12. 非门是上面高电压,下面低电压,上面PMOS下面NMOS构成的,符号是三角形后面有个圈
13.
14. 与门是由与非门和非门构成的,Y=A*B逻辑符号
15. 与非门原理图我们可以看出与非门由两个PMOS和两个NMOS构成,其中POS是并联的,并且都接VDD,而两个NMOS是串联的,下面的NMOS接到地面,上面的NMOS和两个POS连接好后输出到Y,输入A连接第二个POS和第一个NMOS,输入B连接第一个PMOS和第二个NMOS
16. 与门符号:
17. 或门符号 或门表示是Y=A+B
18. 异或运算 Y=A^B
19. 异或运算符号 nor
20. ALU中各逻辑运算都同步进行最后通过一个多选器来选择
21. 从图中可知,每个寄存器的每一位都是由一个D触发器构成的
22. D触发器在时钟上升沿时候采集D口的数据,传送到输出口Q,其余时间Q不变
23. 有两个时间特效CLOCK-TO-Q时间,就是时钟上升沿来临后到显示的时间。还有一个SETUP/HOLD时间是在时钟上升沿来临时,D口数据不能变化的时间
24. 半加器的功能是将两个二进制数相加,输出有S(和),C(进位)
25. 半加器如下是一个异或门与一个与门构成
26. 全加器由两个半加器构成,如下图所示
27. 其结构首先是A^B后再(A^B)^C得到S,以为只有它们A^B^C得到是1的时候S才是1,然后让C*(A^B)或者(A*B)是1的时候才会在进位的时候有1,总而言之是两个异或门,两个与门,一个或门
28. A与B异或后再与C异或得到S, A*B or上 (A^B)*C得到的是C-out
29. S= A^B^C-IN C-OUT= (A*B)|((A^B)&C-IN)
30. 溢出仅仅针对有符号数运算 如两个正数相加后得到负数,或者两个负数相加后得到正数,其含义代表的是结果超出了正常运算的范围
31. 注意到有进位的时候不一定有溢出,有溢出的时候不一定有进位
32.
33. 溢出的检查方法可以是最高位的进位输入和最高位的进位输出是否相等,如果不相
4000
等就会发生溢出
34. MIPS对溢出的处理方式,当将操作数看做是有符号数的时候,如果发生溢出就会产生异常,如果将操作数看做无符号数时候,发生溢出不做任何处理
35. X86对溢出的处理方式,有一个溢出标志寄存器 OF (OVERFLOW FLAG)如果是有符号数,并且产生溢出了,那么OF=1
36. 减法则是不一样的加法,取反+1
37.
38. 行波进位加法器实现简单,但是高位的运算必须等待地位的运算完成,延迟较大
39. 一般延迟为(2N+1)T
40. 然而分析原理可知,高位的进位信号其实可以不必依靠低位的进位信号的,那么就想出了该优化
41. 定义两种信号 生成信号G(i)=A(i)*B(i) 输出信号 P(i)=A(i)+B(i), 那么我们就会发现
C(i+1)=A(i)*B(i)+(A(i)+B(i))*C(i) C(i+1)=G(i)+P(i)*C(i)
42. 由图中分析可知,总共只有三层,第一层是元数据,第二层是将它们的与的结果算出来,第三层则是或一下,无论要算C100还是C5理论上都只有3层
43. 从图中可以看出,计算C3需要3级门延迟,而最后一级全加器还要进行一个异或运算,多一级门延迟,那么我们举一个例子,32bit加法器,行波进位加法器要2*32+1=65级门延迟,而超波进位加法器只需要4级门延迟,然而如果采用超前进位加法器则会导致电路过于复杂,所以一般都结合起来用,采用多个小规模的超前进位加法器拼接而成。
44. 莱布尼茨提出二进制,布尔提出布尔运算
45. 香农用电子开关来模拟布尔逻辑运算建立了数字电路设计的理论基础 形成现代电子计算机的基本思路
46. 未完待续Ing
相关文章推荐
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成复习 数字电路模块 待续Ing
- 计算机组成原理复习大纲
- [转]计算机组成原理复习笔记
- 计算机组成复习 X86 CISC
- 大学计算机课程复习--计算机组成原理
- 计算机组成复习 X86 CISC