模N计数器的Verilog HDL代码
2016-08-26 11:54
155 查看
//计数器位数:NBITS
//模数:UPTO
module ModuloN_Cntr(Clock, Clear, Q, QBAR);
parameter NBITS = 2, UPTO = 3;
input Clock, Clear;
output [NBITS-1:0]Q, QBAR;
reg [NBITS-1:0]Counter;
always @(posedge Clock)
if(Clear)
Counter <= 0;
else
Counter <= (Counter + 1) % UPTO;
assign Q = Counter;
assign QBAR = ~ Counter;
endmodule
//模数:UPTO
module ModuloN_Cntr(Clock, Clear, Q, QBAR);
parameter NBITS = 2, UPTO = 3;
input Clock, Clear;
output [NBITS-1:0]Q, QBAR;
reg [NBITS-1:0]Counter;
always @(posedge Clock)
if(Clear)
Counter <= 0;
else
Counter <= (Counter + 1) % UPTO;
assign Q = Counter;
assign QBAR = ~ Counter;
endmodule
相关文章推荐
- 【连载】 FPGA Verilog HDL 系列实例--------十进制加减法计数器
- FPGA Verilog HDL 系列实例--------十进制加减法计数器
- (Verilog HDL)如何提高代码的仿真效率
- 浅谈Verilog HDL代码编写风格
- Verilog HDL代码书写规范
- Verilog HDL计数器设计(作业1)
- Verilog HDL计数器设计(作业1)
- Verilog HDL语言的计数器程序
- FPGA Verilog HDL 系列实例--------4位二进制加减法计数器
- 单色VGA显示verilogHDL通用代码
- Verilog HDL计数器组合电路(作业2)
- Verilog HDL基础语法讲解之模块代码基本结构
- 定时/计数器的verilog代码
- 【连载】 FPGA Verilog HDL 系列实例--------4位二进制加减法计数器
- Verilog HDL代码书写规范
- Verilog HDL && Quartus 设计规范、代码风格
- Verilog RTL 代码设计——译码器&计数器
- Verilog HDL计数器组合电路(作业2)
- VHDL和 verilogHDL的区别
- Verilog代码编写规范