HDL编程使用verilog代码而非逻辑框图的原因--持续更新
2011-03-07 14:13
405 查看
1、如果你的代码是用框图搭的,就算仅仅是顶层模块是用框图搭的,虽然看上去视乎暂时觉得比较直观,用逻辑框图搭的一个致命弱点在于代码的持续更新。当你的设计不断更新变大变复杂之时,逻辑框图无法提供一个有效的稳健的持续更新手段,最后的结果只能是惨不忍睹。
2、如果别人需要在你的代码集成之上添加新的功能,逻辑框图就更杯具了。。。
3、逻辑框图的网络标号可以是 “15V_IN” 这类以数字打头的东东,但是这个在代码里是不允许的,所有变量及标号必须是字母或下划线打头
2、如果别人需要在你的代码集成之上添加新的功能,逻辑框图就更杯具了。。。
3、逻辑框图的网络标号可以是 “15V_IN” 这类以数字打头的东东,但是这个在代码里是不允许的,所有变量及标号必须是字母或下划线打头
相关文章推荐
- FPGA verilog的编程心得---如何写代码减少逻辑单元的使用数量?
- 使用qt时,出现error: undefined reference to。。。的原因(持续更新)
- CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量
- CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量
- 学习FPGA verilog的心得--编程技巧--如何写代码减少逻辑单元的使用数量
- CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量
- FPGA verilog的编程心得---如何写代码减少逻辑单元的使用数量?
- iOS/iPhone学习系列、代码教程----~~~持续更新中~~~
- Windows命令行使用总结(持续更新)
- App Store 审核被拒原因汇总(持续更新)
- Git使用—更新github上最新的代码至本地
- Windows下Apache使用问题总结(持续更新)
- 使用JDBC拼接SQL更新语句——Insert语句的代码思路
- Django 代码片断收集(持续更新)
- Android转React native代码转换(持续更新,欢迎帮助修正...)
- androidstudio使用指南(持续更新)
- 使用pushy进行React Native代码进行热部署(热更新)
- adb命令使用汇总(持续更新)
- JavaEE开发中Hibernate使用小技巧总结(持续更新)
- IOS Socket使用大全 -将持续更新